반도체 공정은 웨이퍼를 제조하고 회로를 새기는 전공정, 칩을 패키징하는 후공정으로 나뉜다. 이중 후공정은 반도체 미세화 기술이 한계점에 다다른 현시점에서 중요성이 점점 더 커지고 있다. 특히, 새로운 부가가치를 만들 수 있는 핵심 기술로 주목받고 있다.
뉴스룸은 앞으로 총 11화에 걸쳐 <반도체 부가가치를 올리는 패키지와 테스트>라는 책을 근간으로 반도체 후공정 과정에 대해 살펴보고자 한다. 이번 연재가 업계에 입문하려는 학생들에게는 길잡이가 되는 지침서의 역할을, 유관 업무에 종사하는 분들에게는 이해도를 높이는 안내서의 역할을 할 수 있기를 바란다.(필자 주)
<그림 1>은 컨벤셔널(Conventional) 패키지* 중 플라스틱(Plastic) 패키지 공정의 순서를 나타낸 것이다. 리드프레임 타입 패키지와 서브스트레이트 타입의 공정 전반부는 비슷하다. 하지만 후반부 연결 핀 구현 방법의 차이 때문에 공정도에 차이가 생긴다.
* 컨벤셔널 패키지 : 웨이퍼를 칩 단위로 먼저 잘라서 진행하는 패키지 공정. 참고로 웨이퍼 레벨 패키지는 웨이퍼 상태에서 먼저 패키지 공정을 일부 진행 후 자르는 공정을 의미. (자세한 내용은 3편 참조)
▲ 그림 1 : 컨벤셔널 패키지 공정 순서(ⓒ한올출판사)
테스트 완료된 웨이퍼가 패키지 라인에 도착하면 먼저 백 그라인딩으로 원하는 두께가 될 때까지 갈아낸다(Back Grinding). 그리고, 칩 단위로 분리될 수 있도록 웨이퍼를 절단한다(Wafer Sawing). 이후에 양품으로 판정된 칩들만 떼어내서 리드프레임이나 서브스트레이트에 붙여준다(Die Attach). 그리고 칩과 기판을 와이어(Wire)로 전기적 연결을 해 준다(Wire Bonding). 그다음에 칩을 보호하기 위해서 EMC로 몰딩해 준다(Molding). 여기까지는 리드프레임 타입(Leadframe Type) 패키지나 서브스트레이트 타입(Substrate Type) 패키지 모두 유사하다.
이후에 리드프레임 타입 패키지는 리드를 각각 분리하는 트리밍(Trimming)*, 리드의 끝부분에 솔더를 도금해 주는 공정(Solder Plating), 마지막으로 하나의 패키지 단위로 분리하고 리드를 시스템 기판에 붙일 수 있게 구부려 주는 공정(Forming)을 거친다.
* 트리밍(Trimming) : 리드프레임 타입 패키지에 적용하는 공정으로 몰딩 후, 각각의 리드 사이를 연결해 주던 댐바(Dambar)를 절단 펀치(Cutting Punch)로 잘라서(Trim) 제거해 주는 공정
서브스트레이트 타입 패키지는 몰딩 이후에 서브스트레이트 패드(Substrate Pad) 부분에 솔더 볼을 붙이는 공정(Solder Ball Mounting)을 진행한 뒤 이것들을 하나하나의 패키지로 잘라내는 공정(Singulation)으로 마무리한다.
여기에서는 서브스트레이트 타입 패키지 공정 위주로 좀 더 자세히 설명하겠다.
백 그라인딩(Back Grinding, B/G) 공정은 제작된 웨이퍼를 패키지 특성에 적합한 두께로 만들기 위해 웨이퍼의 뒷면을 가공한 후 원형 틀(Ring Frame)에 붙이는(Mount) 공정까지 포함한다. <그림 2>는 백 그라인딩 과정을 모식도로 표현한 것이다.
▲ 그림 2 : 웨이퍼 백 그라인딩 공정 순서(ⓒ한올출판사)
웨이퍼의 뒷면을 연마(Grinding)하기 전, 앞면에 보호용 테이프인 백 그라인딩 테이프를 붙인다. 이것은 백 그라인딩 공정 중 회로가 구현된 웨이퍼의 앞면에 물리적인 손상이 생기지 않게 하기 위해서다. 그다음에 휠이 회전하면서 웨이퍼의 뒷면을 연마한다. 이때, 입자의 크기가 큰 휠을 이용하여 목표 두께 근처까지 빠른 속도로 그라인딩한 뒤, 고운 입자를 가진 휠을 이용하여 목표 두께까지 섬세하게 그라인딩한다. 그리고 입자가 고운 패드로 표면의 거칠기(Roughness)를 다듬는 폴리싱(Polishing)* 작업을 해준다.
* 폴리싱(Polishing) : 그라인딩(Grinding)한 웨이퍼의 뒷면을 더 평탄화하는 공정
그라인딩된 면이 거친 경우, 후속 공정 중에 응력이 가해졌을 때 균열이 발생하기 쉽다. 그만큼 칩이 잘 깨지는 것이다. 따라서 폴리싱 공정으로 균열의 시작점이 될 만한 곳이 없도록 표면을 매끈하게 다듬어 칩이 깨질 확률을 줄여주는 것이 중요하다.
칩을 한 개 넣은 패키지는 200~250um 정도 두께로 그라인딩한다. 칩 적층을 해야 하는 경우엔 대부분 동일한 패키지 두께에 칩을 더 적층하는 것이므로 그만큼 칩 두께, 즉 웨이퍼 두께를 더 줄여야 한다. 그런데 웨이퍼를 그라인딩하면 앞면에 공정으로 생긴 잔류 응력 때문에 수축이 발생하고 웨이퍼가 스마일 모양으로 휜다. 웨이퍼가 얇아지면 얇아질수록 그 휘는 정도는 점점 더 심해진다. 그러므로 후속 공정이 가능하도록 휜 웨이퍼를 펴서 붙잡아 주어야 한다. 이를 위해 백 그라인딩된 웨이퍼 뒷면에 마운팅 테이프를 붙인 후, 이것을 원형 틀에 붙여 웨이퍼가 펴지게 만들어 준다. 그다음에 웨이퍼 앞면의 소자를 보호하기 위해 붙여놓았던 백 그라인딩 테이프를 다시 떼어주고, 반도체 소자가 노출되도록 하여 백 그라인딩 공정을 완료한다.
웨이퍼 절단(Wafer Sawing) 공정은 백 그라인딩을 완료한 웨이퍼의 스크라이브 레인(Scribe Lane)*을 절단하여 칩 단위로 분할하는 공정이다. 이는 칩 단위의 패키지 공정 진행을 위해 필요한 작업이며, 다이싱(Dicing) 공정이라고도 부른다.
* 스크라이브 레인(Scribe Lane) : 칩/다이를 웨이퍼에서 자를 때 주변의 소자에 영향을 주지않고 나눌 수 있게 지정된 적당한 폭의 공간을 지칭. 반도체 공정을 적절히 진행하기 위한 것이나 다양한 고려 사항이 반영됨.
<그림 3>은 블레이드(Blade)* 다이싱으로 웨이퍼를 칩 단위로 분할하는 공정을 모식도로 나타낸 것이다. 그림의 왼쪽 웨이퍼에서 격자 모양 선으로 보이는 것이 바로 스크라이브 레인이다. 이것은 절단 공정으로 사라질 영역이므로 반도체 소자가 구현되어 있지 않다. 블레이드 다이싱은 휠 끝을 다이아몬드 가루(Grit)로 강화한 톱날이 웨이퍼를 절단하는 것이다. 톱날이 회전하면 작업 공차가 생기므로, 두껍게 스크라이브 레인의 공간을 휠보다 두껍게 확보해야 한다.
* 블레이드(Blade) : 웨이퍼를 칩 단위로 분리하기 위해, 또는 공정이 완료된 서브스트레이트 스트립(Strip)을 각각의 패키지 단위로 분리하기 위해 자를 때 사용하는 휠 모양의 톱날
▲ 그림 3 : 블레이드 다이싱 공정 순서(ⓒ한올출판사)
웨이퍼 절단 방법은 블레이드 다이싱 외에도 레이저 다이싱이 있다. 블레이드 다이싱은 블레이드가 물리적으로 웨이퍼에 접촉하기 때문에, 요구되는 두께가 얇아지면서 공정 중에 웨이퍼가 깨지기 쉽다. 그래서 개발된 방법이 레이저 다이싱이다. 레이저 다이싱은 보통 웨이퍼 뒷면에서 레이저를 조사하여 웨이퍼를 절단한다. 레이저로 웨이퍼를 절단하므로 물리적 충격을 주지 않고, 얇은 웨이퍼를 절단하기에도 적합하다. 그리고 절단 면의 손상이 적어 칩의 강도도 높다.
웨이퍼가 얇아지면서 공정 순서를 바꾸어 절단 시 칩의 손상을 줄이는 방법들이 제안되었는데, 이 방법이 DBG(Dicing Before Grinding)이다. 보통의 공정은 백 그라인딩으로 웨이퍼를 얇게 만든 후 얇아진 웨이퍼를 절단하는 것인데, 이 방법은 웨이퍼를 먼저 부분적으로 절단한 후 백 그라인딩을 하고, 마운팅 테이프를 확장(Mounting Tape Expand)*하여 완전히 절단하는 공법이다.
* 마운팅 테이프 확장(Mounting Tape Expand) : 스텔스 다이싱(Stealth Dicing)을 위해 웨이퍼에 레이저를 집광하여 데미지를 준 후, 웨이퍼에 붙어 있는 마운팅 테이프를 확장한다. 이때, 물리적인 힘이 가해지며 데미지가 생긴 곳이 깨지며 칩 단위로 다이싱 된다.
다이 어태치(Die Attach) 공정은 <그림 4>에 표현된 것처럼 웨이퍼 절단 공정으로 절단된 칩을 마운팅 테이프에서 떼어낸 후(Pick Up), 접착제(Adhesive)가 도포된 서브스트레이트나 리드프레임에 붙이는(Attach) 공정이다.
▲ 그림 4 : 다이 어태치 공정 순서(ⓒ한올출판사)
웨이퍼 절단 공정 중에는 잘라진 칩이 마운팅 테이프에서 떨어져서는 안 된다. 그러나 어태치 공정에서는 마운팅 테이프에 붙여진 칩을 떼어내야 한다. 이때 마운팅 테이프의 접착력이 너무 강하면 칩을 떼어낼 때 손상이 생길 수 있다. 때문에 마운팅 테이프에 사용되는 접착제는 웨이퍼 절단 시에는 강한 접착력을 유지하고, 칩 어태치 전에 자외선 빛을 쬐면 접착력이 약해지는 재료를 사용한다. 그리고 웨이퍼 테스트에서 양품으로 판정된 칩만을 떼어낸다.
떼어낸 칩은 다시 접착제로 서브스트레이트에 붙여야 하는데, 접착제가 액상인 경우에는 서브스트레이트에 미리 도포해야 한다. 일종의 주사기 같은 디스펜서(Dispenser)로 도포하는 방법과 스텐실 프린팅(Stencil Printing)*하는 방법이 있다. 접착제가 고상인 경우에는 주로 테이프 형태인데, 특히 칩을 적층해야 하는 경우에는 테이프 형태를 선호한다. 이 고상 접착제는 DAF(Die Attach Film) 또는 WBL(Wafer Backside Lamination) 필름이라고 부른다. 웨이퍼 백 그라인딩 후에 마운팅 테이프와 웨이퍼 뒷면 사이에 DAF를 붙이고, 웨이퍼를 절단할 때 DAF도 같이 절단한다. DAF가 칩 뒷면에 붙은 상태로 떨어지므로, 그대로 서브스트레이트나 칩 위에 붙인다.
* 스텐실 프린팅(Stencil Printing) : 서브스트레이트(Substrate)등에 페이스트(Paste) 타입의 재료를 도포하기 위해 스텐실(Stencil)로 만들어진 마스크(Mask)를 이용하여 원하는 곳에 프린팅(Printing)하는 공정 방법
인터커넥션(Interconnection)은 패키지 내부에서 칩과 서브스트레이트, 칩과 칩 등을 전기적으로 연결하는 것으로, 와이어를 이용한 한 와이어 본딩(Wire Bonding)과 플립 칩 본딩(Flip Chip Bonding)이 있다. 플립 칩 본딩의 경우에는 접합부의 신뢰성을 높이기 위해서 반드시 언더필(Underfill) 공정이 필요하다.
▲ 그림 5 : 와이어 본딩 공정 순서(ⓒ한올출판사)
◎ 와이어 본딩(Wire Bonding)
열·압력·진동을 이용해 금속 와이어로 칩과 서프스트레이트를 전기적으로 연결하는 것이 와이어 본딩(Wire Bonding)이다. 와이어는 보통 금을 사용하는데, 전기 전도도도 좋지만 연성이 좋기 때문이다. 와이어 본딩은 바느질과 비슷한 개념이다. 여기서 실은 와이어이고, 바늘은 캐필러리(Capillary)이다. 와이어를 실타래 같이 실패(Spool)에 감아 장비에 장착하고, 선을 뽑아서 캐필러리의 가운데로 통과시켜 캐필러리의 끝에 테일(Tail)을 만든다. 그 다음 EFO(Electric Flame-Off)에서 와이어 테일에 강한 전기적 스파크(Spark)를 주면 그 부분이 녹았다가 응고하면서 표면 장력 때문에 볼 형태가 만들어진다. 이를 FAB(Free Air Ball)라 부른다.
<그림 5>는 와이어로 칩과 서브스트레이트를 연결하는 공정 순서를 보여준다. 형성된 FAB를 칩의 패드에 힘을 가해 붙여 볼 본딩을 형성한다. 그리고 캐필러리를 서브스트레이트 쪽으로 이동시키면 와이어도 실처럼 빠져 나오면서 루프(Loop)를 형성한다. 서브스트레이트에서 전기적으로 연결할 부분인 본드 핑거(Bond Finger)에 와이어를 눌러서 스티치 본딩(Stitch Bonding)*을 형성한다. 이후 와이어를 약간 더 빼서 테일을 만든 다음 끊으면 와이어를 이용한 칩과 서브스트레이트의 연결이 완료된다. 이 과정을 다른 칩 패드와 서브스트레이트의 본드 핑거에서 반복하면서 와이어 본딩 공정이 진행된다.
* 스티치 본딩(Stitch Bonding) : 반도체 패키지 공정에서 와이어로 패드에 본딩할 때 와이어를 눌러서 붙이는 것
◎ 플립 칩 본딩(Flip Chip Bonding)과 언더필(Underfill)
플립 칩 본딩(Flip Chip Bonding)은 칩 위에 범프를 만들어서 서브스트레이트와 전기적/기계적 연결을 한 것으로 와이어 본딩보다 전기적 특성이 우수하다. 플립 칩 본딩 시, 칩과 서브스트레이트의 열팽창 계수 차이에 의한 스트레스를 범프만으로는 만족시킬 수 없으므로 반드시 범프와 범프 사이의 공간을 폴리머(Polymer)로 채워주는 언더필(Underfill) 공정도 함께 진행해야 한다.
본딩은 MR(Mass Reflow) 공정과 열압착(Thermo Compression) 공정이 있는데, MR은 뒤의 솔더 마운팅 공정 부분에서 설명할 리플로우(Reflow)를 이용한 것으로 높은 온도를 가해 접합부의 솔더를 녹여 칩과 서브스트레이트를 붙이는 공정이다. 열압착(Thermo Compression) 공정은 플립칩 본딩을 할 접합부에 온도와 압력을 가해서 접합해준다.
플립 칩 범프와 범프 사이를 채워주는 언더필 공정은 플립 칩 본딩 후에 재료를 채우는 포스트 필링(Post Filling)과 플립 칩 본딩 전에 재료를 채우는 프리-어플라이드(Pre-Applied) 언더필로 크게 두 가지다. 포스트 필링 공정은 언더필 방식에 따라 캐필러리 언더필(Capillary Underfill, CUF)과 MUF(Molded Underfill)로 나눌 수 있다. 캐필러리 언더필(CUF)은 플립 칩 본딩 후에 캐필러리로 언더필 재료를 칩 옆면에 주사하여 범프 사이사이를 채우는 방식이다. MUF는 추가적인 언더필 공정 없이 뒤에 설명할 몰딩 공정에서 몰딩 재료인 EMC가 범프 사이사이를 채워 언더필 기능도 하게 한다.
와이어 본딩이나 플립 칩 본딩이 완료된 칩은 외부 충격으로부터 구조물이 손상되지 않도록 표면을 싸서 보호하는 공정(Encapsulation)이 필요하다. 이를 위한 공정으로는 몰딩(Molding), 실링(Sealing), 웰딩(Welding) 등이 있는데, 플라스틱 패키지에서는 몰딩만 적용한다.
몰딩은 열경화성 수지*에 여러 가지 무기 재료를 혼합하여 만든 재료인 EMC(Epoxy Molding Compound)를 칩과 와이어 등에 둘러 외부의 물리적 화학적 충격으로부터 보호하고, 고객이 원하는 패키지 크기나 모양을 만든다.
* 열경화성 수지 : 저분자 유기물과 무기물이 혼합되어, 열을 받으면 각 분자들 사이에 중합 반응이 일어나 고분자 화합물이 되어 단단해지는 혼합 물질. 반도체에서는 EMC가 대표적이며, EMC는 반도체에 가해지는 열적, 기계적 손상과 부식 등을 막아 반도체 회로의 전자, 전기적 특성을 보호한다.
이를 위해 몰딩 공정은 금형틀에서 진행된다. 몰딩 공법 중 하나인 트랜스퍼 몰딩(Transfer Molding) 작업 시에는 와이어 본딩으로 칩을 연결한 서브스트레이트를 양쪽 금형틀에 놓고, 가운데에 EMC 태블릿(Tablet)을 놓고 온도와 압력을 가한다. 이를 통해 고체인 EMC는 액체가 되고, 양쪽 금형틀로 흘러 들어가서 공간을 채운다. 트랜스퍼 몰딩은 칩과 패키지 윗면의 간격, 즉 EMC를 채워야 할 칩 위의 공간이 작아지면 유체인 EMC가 흘러 들어가기가 힘들어지므로 공정이 어려워진다. 그리고 서브스트레이트가 커지는 경우, 금형틀도 커지기 때문에 그만큼 공간을 채우기 힘들어진다.
그런데 칩 적층 수가 늘어나고, 패키지 두께는 줄어들면서 칩과 패키지 윗면의 간격은 계속 작아지는 추세다. 한꺼번에 더 많은 칩을 넣으면 일괄 공정을 진행해 제조 비용을 낮출 수 있기 때문에 서브스트레이트의 크기도 커지고 있다. 그만큼 트랜스퍼 몰딩 공정에 한계가 생기고 있다는 뜻인데, 이를 극복하는 기술이 바로 컴프레션 몰딩(Compression Molding)이다. 컴프레션 몰딩 시에는 EMC 가루(Powder/Granule)를 금형틀에 미리 채운다. 다음에 몰딩할 서브스트레이트를 틀에 넣고 온도와 압력을 가하면 금형틀에 채워진 EMC가 액상이 되면서 성형이 된다. 이 경우엔 EMC가 흐르는 일이 없이 그 자리에서 액상이 되어 공간을 채우기 때문에 칩과 패키지 윗면의 작은 간격을 채우는 데도 문제가 생기지 않는다.
마킹(Marking)은 반도체 패키지 표면에 반도체 종류, 제조사 등의 제품 정보와 고객이 원하는 특정 표식 등의 무늬, 기호, 숫자나 문자 등을 새기는 공정이다. 특히, 패키징 후 반도체 제품의 불량으로 동작 자체가 불가능할 때 마킹된 정보를 기초로 불량 원인 등을 추적할 수 있다. 마킹은 레이저(Laser)로 EMC 등의 재료를 태워 음각으로 새기는 방법과 잉크(Ink)를 사용해 양각으로 새기는 방법이 있다.
플라스틱 패키지는 몰딩이 완료된 후에 표면에 원하는 정보를 표시할 수 있다. 레이저 마킹의 경우엔 단순히 음각으로 새기는 것이기 때문에 마킹의 가독성을 높이기 위해 보통 검은색 EMC를 선호한다. 새기는 문자나 기호에 색깔을 줄 수 없기 때문에 검은색 배경에 음각으로 새긴 것이 잘 보이기 때문이다.
서브스트레이트 타입 패키지에서 솔더 볼은 패키지와 외부 회로의 전기적 통로뿐만 아니라 기계적 연결 역할까지 한다. 솔더 볼 마운팅은 서브스트레이트 패드에 솔더 볼을 접착해 주는 공정이다. 플럭스(Flux)*를 패드에 도포한 후, 솔더 볼을 서브스트레이트 패드에 올려주고, 리플로우 공정을 통해서 솔더 볼을 녹여 붙여준 다음 플럭스를 세척하여 없애는 순으로 진행한다. 플럭스는 리플로우 공정에서 솔더 볼 표면의 불순물과 산화물을 제거한다. 이를 통해 솔더 볼은 균일하게 녹을 수 있으며 표면도 깨끗해진다. 각 패드에 솔더 볼들을 올리기 위해 볼의 크기보다 약간 더 큰 구멍이 뚫린 스탠실에 솔더 볼을 흘려주면, 구멍 1개당 1개의 솔더 볼이 채워진다. 이후에 다시 서브스트레이트와 스텐실을 분리하면 서브스트레이트 위에 솔더 볼들이 위치하게 된다. 이때 이미 패드에 도포된 플럭스가 있어서 솔더 볼들은 가접착 상태로 패드에 붙는다.
* 플럭스(Flux) : 솔더 볼이 볼랜드의 Cu와 잘 접착하기 위한 용매제로써 수용성과 지용성으로 구분. 주 역할은 솔더 볼 위의 불순물과 산화물을 제거하는 것이다.
▲ 그림 6 : 리플로우 온도 프로파일(ⓒ한올출판사)
서브스트레이트 패드에 플럭스와 함께 붙여진 솔더 볼들은 열을 가하는 리플로우 공정을 통해 녹아서 패드에 붙는다. <그림 6>은 리플로우 공정에서 인가되는 온도 프로파일을 보여준다. 솔더가 녹는 온도에 도달하기 전에 있는 소킹(Soaking) 영역에서 플럭스가 활성화되어 솔더 볼 표면에 있는 산화물과 불순물을 제거한다. 그리고 녹는 점 이상에서 솔더 볼이 녹아 패드에 붙는데, 이때 솔더 볼은 완전히 흘러내리지 않고 패드의 금속 부분에 붙는 영역을 제외한 나머지 영역에서 표면장력에 의해 구형을 이루게 된다. 이후 온도가 내려가면서 그 모양을 유지하며 다시 고체로 굳게 된다.
싱귤레이션은 서브스트레이트 타입 패키지의 가장 마지막 공정이다. 싱귤레이션은 블레이드로 공정이 완료된 서브스트레이트 스트립을 잘라서 하나하나의 패키지로 만드는 것이다. 싱귤레이션 공정이 완료되어 단품화된 패키지들은 트레이(Tray)에 담겨서 패키지 테스트 등의 다음 공정 단계로 이동한다.
뉴스룸에서는 대구경북과학기술원 교수 7명과 함께 반도체 기본 모듈과 반도체 적용 사례, 메모리, 인터페이스 회로 등을 주제로 총 7편의 칼럼을 연재하고자 한다.
첫 순서는 전기전자컴퓨터공학과 윤종혁 교수로부터 컴퓨팅 프로세스의 발전과 이러한 발전이 인공지능(AI, Artificial Intelligence)기술에 어떤 기여를 하고 있는지를 알아보고 CPU, GPU, 그리고 메모리 반도체의 역할과 성능이 어떻게 컴퓨팅 프로세스의 발전에 기여하는지 알아볼 것이다.
※ 대구경북과학기술원(DGIST, Daegu Gyeongbuk Institute of Science and Technology): 반도체 융합기술, 뇌공학, 마이크로레이저 등 다양한 첨단 과학 기술을 연구하고 있다. 특히 반도체 분야에서는 전문적인 연구개발(R&D)과 함께 캠퍼스 내 반도체 제조 시설을 구축 운영하고 있다.
멀게만 느껴지던 인공지능이 점차 우리에게 가까워지고 있다. 최근에 뉴스에서 끊임없이 언급되고 있는 챗GPT도 인공지능 기반의 기술이니 말이다. 하지만 20년 전만 하더라도, 인터넷을 통한 자연어 검색 등 큰 규모의 서버에서 구현한 인공지능 정도만이 그나마 유용했다(엄밀하게 말하면 이러한 것들을 인공지능이라고 부르기도 전의 시대다). 이에 비해 당시 컴퓨터, 스마트폰 등 말단 장치(엣지 디바이스*)에서의 인공지능은 아주 미흡한 수준이었다. 1990년대 말에서 2000년대 초까지 마이크로소프트 오피스(Microsoft Office) 프로그램에 등장하던 길잡이 강아지를 기억하는 사람들은 이해할 것이다. 이 길잡이는 도움말 색인에 겹치는 일부 정보만 보여주거나 전혀 다른 정보로 응답했고, 심지어 기능을 끄는 것조차 쉽지 않아 사용자들에게 도움을 주기는커녕 불편하고 귀찮은 존재로 인식되곤 했다.
* 엣지 디바이스 (Edge Device) : 데이터 처리가 네트워크 중심에 위치한 클라우드가 아닌 엣지(가장자리)에서 이루어진다는 점에서, 기존 스마트 디바이스들과 구분해 '엣지 디바이스'라 지칭한다.
그렇다면 현재의 인공지능 수준은 어떠한가? 스마트폰의 사진 및 카메라 앱의 사례만 들어도 쉽게 확인할 수 있다. 지금은 스마트폰에도 신경망을 모사한 NPU* 등의 인공지능 칩들이 탑재돼, 굳이 서버의 힘을 빌리지 않아도 검색어만 입력하면 관련 사진을 분류해 볼 수 있고, 손쉽게 사진 내 객체를 편집할 수 있는 기능까지 기본적으로 지원하고 있다.
과거에는 왜 이러한 진보된 인공지능 기술이 없었을까? 2016년에 인공지능의 진보를 전 세계 사람들에게 각인시킨 ‘구글 딥마인드 챌린지 매치(이세돌-알파고의 바둑 대국)’ 이전에는 사람들이 인공지능 응용 분야에 대해 생각하지 않았던 것일까? 인공지능이 숨 쉬듯 주위에 존재하는 요즘엔 많은 사람이 알고 있을 이야기지만, 인공지능의 근본 원리는 1940년대에 제안됐으며, 그 실용성은 1970년대부터 2000년대 초까지 제프리 힌턴(Geoffrey Hinton) 연구 그룹에서 발표한 제한된 볼츠만 머신*, 역전파 알고리즘* 이론 등으로 이미 확보됐다. 오래전부터 인공지능의 이론은 확립돼 있었으나 그 응용 분야가 비교적 최근에야 발전하기 시작한 이유는, 인공지능 구현을 위한 연산 기능의 한계 및 데이터(신경망 가중치 및 결과값 등) 저장에 필요한 하드웨어 리소스의 한계 때문이었다.
* NPU(Neural Processing Unit, 신경망처리장치) : 머신러닝 구동에 최적화된 프로세서. 소프트웨어를 통해 인공신경망을 만들어 학습해야 하는 GPU와 달리 하드웨어 칩 단위에서 인공신경망을 구현하고자 했다는 특징이 있다.
* 제한된 볼츠만 머신(Restricted Boltzmann Machine, RBM) : 가시층 노드와 은닉층 간에 간선이 없는 볼츠만 머신으로 입력 집합에 대한 확률 분포를 학습할 수 있는 생성 확률적 인공 신경망이다.
* 역전파 알고리즘(Backpropagation algorithm) : 다층 구조를 가진 신경망의 머신 러닝에 활용되는 통계적 기법의 하나로, 예측값과 실제값의 차이인 오차를 계산해 이를 다시 반영해 가중치를 다시 설정하는 학습 방식
▲ 연산 및 메모리 접근에 따른 에너지 소모
우리가 흔하게 알고 있는 CPU와 GPU가 결국 최적의 MVM 연산을 지원하지 못하므로, 학계 및 산업계에서는 신속하고 에너지 효율적인 연산을 지원하기 위해 ASIC* 설계를 기반으로 한 연산 가속기들을 개발하고 있다. ASIC 칩들은 주로 디지털 연산 가속기이다. 큰 크기의 MVM에 특화된 연산 유닛을 많이 구현하고, 인공지능 네트워크 구조에 따라 가변 크기 MVM도 쉽게 지원할 수 있다.
그렇다면 디지털 연산 가속기는 인공지능 연산 하드웨어 자원을 확보할 수 있는 궁극적 해결책일까? 앞서 언급했듯, 인공지능 하드웨어의 요점은 MVM을 얼마나 효율적으로 빠르게 연산하는지에 달려있다. CPU, GPU, ASIC 기반 디지털 연산 가속기로 넘어오면서 연산 유닛의 효율성과 연산 속도는 증가했는데, 전체 시스템의 연산 효율성도 그에 정비례해 증가했을까? 이를 계산하기 위해서는 연산 전체 동작에 어떤 에너지가 얼마나 드는지 알아볼 필요가 있다.
컴퓨터의 일반적 구조인 폰 노이만 구조*에서는 연산 장치가 메모리에서 데이터를 읽어와 처리하고 다시 메모리로 보내는 방식으로 동작한다. MVM 연산은 인공지능 신경망의 입력과 메모리에 저장된 가중치 간의 곱 연산이므로, 1) 입력과 가중치를 연산 유닛까지 전달하는 에너지 및 2) 이를 이용한 연산 에너지가 전체 시스템의 연산 효율성을 결정한다. 이때, 입력은 외부에서 연산 유닛으로 직접 전달되므로 에너지 비중이 낮은 편이지만, 가중치의 경우 외부 D램에서 연산 유닛까지 데이터를 전달하는 데 연산 에너지 대비 약 500배 이상을 소모한다. 2020년 11월 미국 DARPA 워크숍에서 필립 웡(Philip Wong) 스탠퍼드대학교 교수도 메모리에서의 에너지 소모가 최대 연산 에너지 효율성을 제한한다고 했다. 즉, 우리가 연산 에너지를 줄이는 등 연산 효율성을 높이기 위해 노력했으나, 사실은 가중치를 메모리에서 읽고 쓰는 데 대부분의 에너지가 쓰이고 있었다. 이는 전체 시스템의 연산 효율성을 개선하기 위해 메모리의 읽기/쓰기 횟수가 줄어야 함을 의미한다.
* ASIC (Application Specific Integrated Circuit) : 일반적인 집적회로와 달리 특정한 제품에 사용할 목적으로 설계된 비메모리 반도체 칩
* 폰 노이만 구조 (Von Neumann Architecture) : 주기억 장치, 중앙 처리 장치, 입출력 장치의 전형적인 3단계 구조로 이루어진 프로그램 내장형 컴퓨터 구조. 오늘날 사용하고 있는 대부분의 컴퓨터가 이 기본 구조를 따르고 있지만, 병목 현상으로 인해 고속 컴퓨터의 설계에서 한계를 보인다.
▲ 폰 노이만 구조에서 PIM 연산 구조로의 변화
이에 착안해 등장한 것이 폰 노이만 구조를 탈피한 PIM(Processing In Memory) 기반 연산 가속기다. PIM은 메모리 내에서 연산을 수행하는 구조로, 가중치는 메모리 내에 그대로 존재하고 입력이 전달돼, 연산을 메모리에서 수행 후 그 결괏값만을 출력해주는 방식이다. 그리고 이러한 방식은 크게 메모리 내 연산(IMC)*과 메모리 인접 연산(NMC)*으로 나뉜다. 이는 PIM의 의미를 메모리 회로 내 연산으로 볼 것이냐, 메모리 모듈 내 연산으로 볼 것이냐의 차이로 구분할 수 있다. IMC는 메모리 회로를 연산이 가능하도록 수정 설계해 ASIC으로 구현하는 것이고, NMC는 메모리 모듈(메모리 칩을 포함한 반도체 기판) 내에서 HBM* 등 가중치를 위한 고집적 메모리와 MVM에 특화된 ASIC이 같이 집적된 것을 말한다. 참고로 설명하자면, 학계에서 PIM은 주로 IMC의 의미로 사용하며, 산업계에서는 NMC의 의미로 사용된다.
▲ 메모리 내 연산(IMC, In-Memory Computing) 모델 예시
기존 폰 노이만 구조의 경우 CPU와 메모리 간 연결이 메인보드-커넥터-메모리 모듈(DIMM)* 등 다수의 PCB*로 구성돼 있다. 반면 NMC의 경우 SiP*, 3D IC 등을 활용해 PCB 레벨이 아닌 단일 패키지 내에서 메모리와 연산 ASIC이 연결돼 가중치 접근을 위한 메모리 읽기/쓰기에 소모되는 에너지 및 지연시간을 크게 줄였다. IMC의 경우 NMC 방식에서 더 나아가 메모리 내에서 연산을 수행함으로써 앞서 말한 에너지 소모와 지연시간을 획기적으로 줄인 연산 방식이다.
그렇다면 IMC 방식이 더 효율적으로 보이는데 왜 IMC와 NMC 방식은 공존하고 있을까? 여기에는 연산 크기의 가변성, 연산 및 메모리 집적도, 대역폭 등의 이유가 작용한다. NMC는 한국의 강점인 고집적 메모리 반도체를 그대로 활용하면서 MVM 크기를 가변적으로 지원하는 연산 ASIC을 인접 배치 및 추가하는 것만으로 PIM 연산 구조를 지원할 수 있다. 반면 IMC는 효율성은 뛰어나지만 기존 메모리 회로를 연산에 용이하도록 수정 설계할 필요가 있어 높은 연산 효율성 대비 집적도 면에서 손해를 보고, 이는 가중치 저장 용량의 손실 및 대역폭의 하락으로도 이어진다.
▲ 메모리 인접 연산(NMC, Near-Memory Computing)의 모델 예시
* 메모리 내 연산(IMC, In-Memory Computing) : 메모리가 직접 연산하는 기술, 주 연산 장치로 데이터를 이동하지 않고도 연산이 가능하기 때문에 매우 빠른 데이터 처리가 가능하며, 방대한 데이터를 빠르게 처리하고 분석하는 데 유리하다.
* 메모리 인접 연산(NMC, Near-Memory Computing) : IC패키지에 메모리와 연산 장치를 통합해 더 빠른 데이터 처리를 가능하게 하는 방법
* HBM(High Bandwidth Memory) : 여러 개의 D램을 수직으로 연결해 기존 D램보다 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품
* 메인보드-커넥터-메모리 모듈(Dual In-line Memory Module, DIMM) : 여러 개의 DRAM 칩을 회로 기판 위에 탑재한 메모리 모듈로, 컴퓨터의 주기억 메모리로 쓰인다.
* PCB((Printed Circuit Board) : 전자 회로로 구성된 반도체 기판. 대부분의 전자 기기에 사용된다.
* SiP(System in Package) : 여러 블록을 개별적인 칩으로 구현한 후 수동 소자들까지 한꺼번에 단일 패키지에 결합한 하나의 완전한 시스템
한편, 연산 효율 외에도 저장 용량은 PIM에서의 중요한 성능 지표 중 하나다. 최근 오픈AI에서 GPT-3.5를 기반으로 개발한 챗GPT는 1,750억 개 이상의 가중치로 구성돼 있다. 그리고 각 가중치가 16비트 부동소수점(FP16)을 사용하므로 가중치 저장 용량에만 350GB 정도가 필요하다. 연산에 필요한 350GB의 가중치를 동시에 로드한 채로 연산할 수 없으므로, 결국 NMC의 연산 ASIC 또는 IMC 회로에서 많은 가중치를 활용할 수 있어야 가중치 업데이트 및 중간 결괏값 저장 횟수를 줄일 수 있다. 이에 따라 전체 동작 중 연산 동작을 수행하는 비율이 높아지고, 데이터 전송에 쓰이는 에너지는 줄어들게 되는 것이다. 이것만 고려하면 고집적 HBM을 활용한 NMC 기반 PIM 시스템이 더 주효한 접근으로 보인다.
그렇다면 큰 규모의 인공지능 시스템 외에, 엣지 AI에서는 어떨까? 엣지 AI에서는 단일 칩 내 모든 가중치를 탑재할 수 있는 응용 분야가 많이 존재한다. 엣지 AI는 배터리 기반으로 동작하는 경우가 많으며 초저전력 동작을 요구하기 때문에 메모리-연산 유닛 간의 데이터 이동에 소모되는 전력을 수용할 수 없는 경우가 많다. 따라서 말단 장치에서는 IMC와 같이 연산 에너지 효율이 높은 회로에 모든 가중치를 선탑재한 말단 엣지 AI 구현이 필요하다. 이때, 엣지 AI의 고도화를 위해서는 IMC 기반 PIM 시스템의 연산 효율성과 더불어 선탑재가 가능한 가중치 용량이 중요한 역할을 한다.
업계에서의 고도 인공지능을 위한 NMC 기반 PIM 시스템 연구 개발에 발맞춰, 학계에서는 엣지 디바이스 및 인공지능의 고도화를 위해 SRAM*, eDRAM*, D램 등의 휘발성 메모리 기반 PIM 연산 가속기와 RRAM*, PCRAM*, MRAM* 등의 차세대 비휘발성 메모리 기반 PIM 연산 가속기 설계 연구를 진행하고 있다. 휘발성 메모리 중 SRAM의 경우 CMOS 공정의 접근 용이성으로 인해 활발한 연구가 수행되고 있다. 전류 방식 연산부터 저항비, 전하 공유(Charge Sharing), 용량성 결합(capacitive coupling) 방식 등이 활용되고 있으며, 그중 커패시터*의 낮은 공정 편차를 활용하는 전하 공유 및 용량성 결합 방식이 SRAM-PIM 연산 가속기의 주된 연구 흐름이라고 할 수 있다.
▲ SRAM 기반 PIM 연산 가속기의 연산 방식 종류 (출처: B. Zhang et al., “PIMCA: A Programmable In-Memory Computing Accelerator for Energy-Efficient DNN Inference” IEEE Journal of Solid-State Circuits, pp. 1–14, 2022, doi: 10.1109/JSSC.2022.3211290)
비휘발성 메모리는 휘발성 메모리 대비 높은 집적도와 연산 효율성을 가지고 있고, 가중치 유지를 위한 전원 유지의 필요가 없어, 초저전력 엣지 디바이스에 더 적합하다. 비휘발성 메모리 중 MRAM은 다른 비휘발성 메모리 대비 낮은 ON/OFF Ratio(1과 0을 표현할 때의 저항값 비율)로 인해 다중 비트 인코딩 등에 불리한 편이어서, RRAM과 PCRAM 등의 높은 ON/OFF Ratio를 활용한 PIM 연산 가속기들이 많이 연구되고 있다. 다만 비휘발성 메모리는 소자별 저항값 편차가 크다는 점 등의 낮은 기술 성숙도로 인해 부속 회로 구현이 추가로 필요하다. 이 때문에 PIM 연산 가속기의 전체 면적당 집적도 및 연산 효율성 면에서 SRAM 등 휘발성 메모리 기반 PIM 연산 가속기에 뒤처지고 있으나, 소자의 기술 성숙도 측면에서 발전 가능성이 높다. 이를 반영해 한국에서도 많은 연구개발(R&D) 사업을 진행 중이다.
* SRAM (Static Random-Access Memory) : 전원이 공급되는 동안 데이터를 온전히 저장하는 메모리, 단 몇 초 만에 데이터가 사라지는 DRAM과 차이점이 있다.
* eDRAM (Embedded DRAM) : ASIC 또는 마이크로프로세서의 동일한 다이 또는 멀티 치프 모듈 (MCM)에 통합된 DRAM
* RRAM (Resistive Random-Access Memory, 저항성 메모리) : 유전체 고형 상태 재료에 대한 저항을 변경해 작동하는 비휘발성 RAM의 유형
* PCRAM (Phase-Change RAM, 상변화메모리) : 일부 재료의 변화를 이용해 데이터를 저장하는 반도체 메모리. PCM은 플래시 메모리와 DRAM의 특성을 모두 갖추고 있으며, 플래시 메모리와 마찬가지로 비휘발성이므로 전원이 차단돼도 정보가 손실되지 않는다. DRAM과 마찬가지로 PCM은 데이터를 빠르게 처리하고 전력 효율이 높다는 특징이 있다.
* MRAM (Magnetoresistive Random-Access Memory, 자기저항성 메모리) : 데이터 저장에 대한 자기 저항을 이용하는 비휘발성 반도체 메모리의 일종. 플래시 메모리처럼 MRAM은 전원이 차단돼도 정보가 손실되지 않고, DRAM처럼 데이터를 빠르게 처리해 전력 효율이 높다.
* 커패시터 (capacitor): 메모리 반도체에서 데이터가 저장되는 장치를 지칭하며, 데이터가 담기는 방이라고 볼 수 있다.
과거 인공지능 개발은 앞서간 이론과 그것을 실현하기에는 부족한 하드웨어 간의 간극에 의해 발목이 잡혔다. 시간이 지남에 따라 하드웨어에서 CPU, GPU, 구글의 TPU* 등의 디지털 연산 가속기가 개발돼 오면서 인공지능 실현에 걸림돌이 되던 연산량 부분에서 획기적인 개선이 이뤄졌다. 여기에 더 나아가 PIM 연산 가속기의 등장으로 기존에 데이터 저장만을 담당하던 메모리가 이제는 연산을 포함한 두뇌의 역할에 다가서고 있다. 하지만 연산 분해능, 저장 용량, 지연 시간, 전력 소모 등 회로의 특성이 명확하지 않아, 지금까지 PIM 연산 가속기 연구는 갈 길이 멀다. 이를 극복하기 위해 앞으로는 하드웨어 영역에서 인공지능 알고리즘 지원을 위한 성능 개선 연구가 꾸준히 이뤄져야 한다. 또한 알고리즘 영역에서도 PIM 연산 가속기 특성을 고려한 인공지능 신경망의 최적화가 필요하며, 이를 기반으로 회로와 알고리즘의 결합이 PIM 연산 가속기 연구에서의 중요한 축이 될 것이다.
* TPU(Tensor Processing Units) : 구글이 자체 개발한 인공지능 전문 칩으로, 구글의 AI 기계 학습 엔진인 텐서 플로우에 최적화돼 있다. 2016년 1세대, 2017년 2세대 TPU가 공개됐다.
※ 본 칼럼은 반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.
SK하이닉스가 낸드플래시 개발 35주년을 기념하는 행사에서 깜짝 선물을 선보였다. 플래시 메모리 서밋(Flash Memory Summit, FMS)에서 선보인 제품들이 바로 그것.
SK하이닉스는 지난 8월 2일부터 4일까지 캘리포니아 산타클라라 컨벤션센터에서 열린 FMS 2022에 참가했다. 2019년 이후 처음 열린 오프라인 행사였다. 이 행사에서 SK하이닉스 경영진과 리더들은 기조연설 및 여러 세션들을 통해 신제품과 함께 개발하는 과정에서 마주했던 도전 과제에 대해 참석자들과 공유했다. 특히, 기조연설에는 SK하이닉스 최정달 부사장(NAND개발 담당)과 자회사 솔리다임(Solidigm)의 수석 부사장 겸 총괄 책임자인 산제이 S. 탈레자(Sanjay S. Talreja)가 참여했다.
▲ SK하이닉스는 FMS 2022에서 여러 혁신적인 제품을 선보였다.
이날 최 부사장과 탈레자 부사장은 "데이터의 잠재력 개방 - 스토리지의 새로운 패러다임(Unlocking the Potential of Data - the New Paradigm of Storage)"이라는 주제로 진행한 기조연설에서 혁신적인 낸드 기술을 통해 증가하고 있는 "DataCosm"(데이터, 스토리지 및 컴퓨팅의 고유한 결합)의 수요를 대응하는 방법에 대해 설명했다.
최 부사장은 8월 2일 프레젠테이션에서 세계 최고층 238단 512Gb TLC(Triple Level Cell) 4D 낸드를 공개했다. 이 제품은 2023년 상반기 양산을 목표로 한다. 특히 이 제품은 최고층이면서도 세계에서 가장 작은 크기의 제품으로 구현되어 생산성을 높일 뿐만 아니라, 데이터 전송 속도와 전력 효율성 측면에서도 세계 최고 수준의 성능을 갖춰 주목받고 있다.
또한, 탈레자(Talreja) 부사장은 메모리 셀당 5비트(bit)의 데이터 저장 기능을 갖춘 세계 최초의 PLC(Penta-Level Cell) SSD를 공개했다. 하나의 셀에 4비트를 저장하는 QLC(Quad-Level Cell) SSD와 비교했을 때, 동일한 설치 공간 내 데이터 저장량이 25%나 높다. 이를 통해 솔리다임은 AI, 머신러닝, 빅데이터 분석 등 첨단 데이터 산업 영역에서 경쟁력을 확보했다. 또한 이 기술은 5G 인프라 구축 및 현재 전체 데이터 센터의 85% 이상을 차지하고 있는 HDD(Hard Disk Drive)를 대체하는 데에도 기여할 것으로 보인다.
▲ SK하이닉스 최정달 부사장이 FMS 2022에서 기조연설을 진행하고 있다.
SK하이닉스 강욱성 부사장(DRAM상품기획 담당), Storage SA팀 정우석 PL도 세미나를 통해 SK하이닉스의 다양한 성과를 소개했다. 먼저, 강 부사장은 후원 세션에서 SK하이닉스가 DDR5 DRAM 기반 CXL(Compute Express Link) 메모리 샘플을 최초로 개발했다는 소식을 발표했다. 이번 CXL의 핵심은 ‘확장성’으로 기존 메모리의 역할을 재정의 했는데, 이는 대역폭과 용량의 확장, 미디어 차별화, 컨트롤러 차별화 및 풀링(Pooling) 등 CXL 메모리의 특징 덕분에 가능했다. 또한 강 부사장은 CXL 메모리의 생태계 구축을 위해서는 업계의 협업이 중요하다고 강조했다.
▲ SK하이닉스 강욱성 부사장이 FMS 2022의 세션에서 CXL 메모리에 대해 발표하고 있다.
정우석 PL은 차세대 지능형 스토리지와 세계 최초 주문형 키 값 저장 계산 장치(KV-CSD)를 시연했다. 이 저장장치는 고성능 컴퓨팅을 위한 쓰기 및 읽기 기능을 향상 시키는 제품으로, 로스 앨러모스 국립연구소(Los Alamos National Laboratory, LANL)는 2년간의 파트너십을 통해 LANL의 슈퍼컴퓨터에서 성능 테스트를 수행하는 등 제품 개발에도 중요한 역할을 했다.
또한 SK하이닉스 낸드 기술 마케팅 이사 산토시 쿠마르(Santosh Kumar)는 8월 4일 “낸드 플래시가 세계에 미치는 영향(NAND Flash and its Impact on the World)”이라는 주제로 원탁 토론회에 참석했다. 여기에는 스탠포드 대학의 폴 사포(Paul Saffo)와 다른 낸드 기업의 경영진도 함께해 낸드 플래시가 지난 35년 동안 세계에 미친 영향과 적용 사례, 그리고 메모리 기술이 직면하게 될 과제에 대해 논의했다.
▲ FMS 2022의 원탁 토론회에서 낸드 플래시가 지난 35년 동안 세계에 미친 영향에 대한 이야기가 진행되고 있다.
최 부사장은 FMS 2022 행사를 성공적으로 마치고, 이 동력을 활용해 기술 장벽을 뛰어넘을 더 많은 제품을 개발하겠다는 의지를 드러냈다. 그는 “우리는 끊임없는 기술적 도전을 통해 돌파구를 찾기 위한 혁신을 계속 이어 나갈 것”이라고 말했다.
SK하이닉스가 낸드플래시 개발 35주년을 기념하는 행사에서 깜짝 선물을 선보였다. 플래시 메모리 서밋(Flash Memory Summit, FMS)에서 선보인 제품들이 바로 그것.
SK하이닉스는 지난 8월 2일부터 4일까지 캘리포니아 산타클라라 컨벤션센터에서 열린 FMS 2022에 참가했다. 2019년 이후 처음 열린 오프라인 행사였다. 이 행사에서 SK하이닉스 경영진과 리더들은 기조연설 및 여러 세션들을 통해 신제품과 함께 개발하는 과정에서 마주했던 도전 과제에 대해 참석자들과 공유했다. 특히, 기조연설에는 SK하이닉스 최정달 부사장(NAND개발 담당)과 자회사 솔리다임(Solidigm)의 수석 부사장 겸 총괄 책임자인 산제이 S. 탈레자(Sanjay S. Talreja)가 참여했다.
▲ SK하이닉스는 FMS 2022에서 여러 혁신적인 제품을 선보였다.
이날 최 부사장과 탈레자 부사장은 "데이터의 잠재력 개방 - 스토리지의 새로운 패러다임(Unlocking the Potential of Data - the New Paradigm of Storage)"이라는 주제로 진행한 기조연설에서 혁신적인 낸드 기술을 통해 증가하고 있는 "DataCosm"(데이터, 스토리지 및 컴퓨팅의 고유한 결합)의 수요를 대응하는 방법에 대해 설명했다.
최 부사장은 8월 2일 프레젠테이션에서 세계 최고층 238단 512Gb TLC(Triple Level Cell) 4D 낸드를 공개했다. 이 제품은 2023년 상반기 양산을 목표로 한다. 특히 이 제품은 최고층이면서도 세계에서 가장 작은 크기의 제품으로 구현되어 생산성을 높일 뿐만 아니라, 데이터 전송 속도와 전력 효율성 측면에서도 세계 최고 수준의 성능을 갖춰 주목받고 있다.
또한, 탈레자(Talreja) 부사장은 메모리 셀당 5비트(bit)의 데이터 저장 기능을 갖춘 세계 최초의 PLC(Penta-Level Cell) SSD를 공개했다. 하나의 셀에 4비트를 저장하는 QLC(Quad-Level Cell) SSD와 비교했을 때, 동일한 설치 공간 내 데이터 저장량이 25%나 높다. 이를 통해 솔리다임은 AI, 머신러닝, 빅데이터 분석 등 첨단 데이터 산업 영역에서 경쟁력을 확보했다. 또한 이 기술은 5G 인프라 구축 및 현재 전체 데이터 센터의 85% 이상을 차지하고 있는 HDD(Hard Disk Drive)를 대체하는 데에도 기여할 것으로 보인다.
▲ SK하이닉스 최정달 부사장이 FMS 2022에서 기조연설을 진행하고 있다.
SK하이닉스 강욱성 부사장(DRAM상품기획 담당), Storage SA팀 정우석 PL도 세미나를 통해 SK하이닉스의 다양한 성과를 소개했다. 먼저, 강 부사장은 후원 세션에서 SK하이닉스가 DDR5 DRAM 기반 CXL(Compute Express Link) 메모리 샘플을 최초로 개발했다는 소식을 발표했다. 이번 CXL의 핵심은 ‘확장성’으로 기존 메모리의 역할을 재정의 했는데, 이는 대역폭과 용량의 확장, 미디어 차별화, 컨트롤러 차별화 및 풀링(Pooling) 등 CXL 메모리의 특징 덕분에 가능했다. 또한 강 부사장은 CXL 메모리의 생태계 구축을 위해서는 업계의 협업이 중요하다고 강조했다.
▲ SK하이닉스 강욱성 부사장이 FMS 2022의 세션에서 CXL 메모리에 대해 발표하고 있다.
정우석 PL은 차세대 지능형 스토리지와 세계 최초 주문형 키 값 저장 계산 장치(KV-CSD)를 시연했다. 이 저장장치는 고성능 컴퓨팅을 위한 쓰기 및 읽기 기능을 향상 시키는 제품으로, 로스 앨러모스 국립연구소(Los Alamos National Laboratory, LANL)는 2년간의 파트너십을 통해 LANL의 슈퍼컴퓨터에서 성능 테스트를 수행하는 등 제품 개발에도 중요한 역할을 했다.
또한 SK하이닉스 낸드 기술 마케팅 이사 산토시 쿠마르(Santosh Kumar)는 8월 4일 “낸드 플래시가 세계에 미치는 영향(NAND Flash and its Impact on the World)”이라는 주제로 원탁 토론회에 참석했다. 여기에는 스탠포드 대학의 폴 사포(Paul Saffo)와 다른 낸드 기업의 경영진도 함께해 낸드 플래시가 지난 35년 동안 세계에 미친 영향과 적용 사례, 그리고 메모리 기술이 직면하게 될 과제에 대해 논의했다.
▲ FMS 2022의 원탁 토론회에서 낸드 플래시가 지난 35년 동안 세계에 미친 영향에 대한 이야기가 진행되고 있다.
최 부사장은 FMS 2022 행사를 성공적으로 마치고, 이 동력을 활용해 기술 장벽을 뛰어넘을 더 많은 제품을 개발하겠다는 의지를 드러냈다. 그는 “우리는 끊임없는 기술적 도전을 통해 돌파구를 찾기 위한 혁신을 계속 이어 나갈 것”이라고 말했다.