▲ 하닉어사전 숏폼 콘텐츠 중 일부
“레이아웃 짠 거 LVS 돌려봤어?”
“네, 돌려봤는데 오류가 있어서요. 타이밍 클로저랑 DRC도 확인하려고요.”
선배들과 함께 이동하는 차 안, 언뜻 보면 대화가 잘 이뤄지는 것 같지만 신입사원 수형의 머릿속엔 물음표만 계속 쌓이고 있다. 선배들이 사용하는 전문용어와 약어를 하나도 이해할 수 없기 때문이다.
수형과 같은 이들을 위해 준비된 영상이 있다. ‘하닉어사전’이 바로 그 주인공! SK하이닉스 대학생 앰버서더가 공정별 반도체 관련 전문용어를 MZ세대의 언어로 쉽게 풀어낸 숏폼 콘텐츠 시리즈로, EP.01 R&D 공정 편[관련기사]에 이어 이번엔 EP.02 반도체 설계 편으로 돌아왔다.
반도체 설계, 디테일이 성능을 좌우한다
스마트폰부터 자동차, 서버, 가전제품까지, 현대 사회의 거의 모든 전자기기는 반도체에 의해 구동된다. 반도체가 이처럼 중요한 역할을 하기 위해선 작은 칩 안에 수십억 개의 트랜지스터를 정교하게 배치하는 복잡한 공정이 필요한데, 그 시작 단계에서 각 트랜지스터를 어떻게 배치하고 연결할지 ‘밑그림’을 그리는 작업이 바로 ‘설계’다. 물론 단순한 ‘그리기’ 이상의 고난도 작업이 필요하다. 회로의 논리적 구조부터 실제 제조를 위한 물리적 배치까지 모두 고려해야 하며, 이를 위해 단계마다 정밀한 검증이 이뤄져야 한다.
- 레이아웃 – 설계의 실체를 그리다
설계 과정은 회로의 논리적 구조를 만드는 ‘회로 설계’ 단계와 칩의 물리적인 형태를 정의하는 ‘레이아웃(Layout) 설계’ 단계로 크게 구분할 수 있다. 회로 설계 단계에서 논리 구조에 따라 회로의 배열을 결정하면, 레이아웃 설계 단계에서는 트랜지스터, 배선, 금속층 등 모든 소자와 연결을 실제로 제조할 수 있도록 2차원 평면에 배치한다. 다시 말해 이론으로만 존재하는 설계도를 실제 제조에 활용할 수 있는 도면으로 완성하는 과정이라고 할 수 있다.
▲ LVS 시각화
- LVS – 논리와 현실을 일치시키다
이렇게 현실에 구현된 도면(Layout)이 이론상 회로의 논리 구조(Schematic)를 제대로 반영하고 있는지 검증하는 과정이 바로 LVS(Layout Versus Schematic)다. 검증 결과, 만약 일치하지 않는 부분이 발견되면, 그 칩은 오작동하거나 전혀 동작하지 않을 수도 있다. 따라서 LVS는 회로 설계와 제조 현실 사이를 잇는 가교라고 할 수 있다.
▲ 타이밍 클로저 시각화
- 타이밍 클로저 – 정해진 시간을 지키도록 설계를 조정하다
회로가 올바른 순서로 작동하려면, 모든 신호가 정해진 시간 안에 각 위치에 도달해야 한다. 이를 위해 수행되는 작업이 타이밍 클로저(Timing Closure)다. 클럭 주기를 기준으로 셋업 시간, 홀드 시간 등의 조건을 만족하도록 설계를 조정하는 과정으로, 이 과정은 고속 동작이 요구되는 반도체일수록 더욱 중요하다. 이 과정이 완료되지 않으면 회로는 정상적으로 동작하지 않으며, 속도나 전력 소모에도 큰 영향을 미친다.
▲ DRC 시각화
- DRC – 한계를 점검하다
마지막으로 설계가 제조 공정의 물리적 한계를 넘어서는지 점검하는 과정이 DRC(Design Rule Check)다. 반도체는 나노 단위로 정밀하게 제조되기 때문에, 트랜지스터 사이의 간격, 배선의 폭, 금속층의 간섭 등 다양한 제조사별 설계 규칙을 반드시 지켜야 한다. DRC는 일종의 ‘제조 가능성’을 검증하는 과정으로 이 과정에서 규칙 위반이 발생하면 공정 중 결함이 발생할 수 있다는 뜻으로 해석된다.
설계 용어, 더 이상 어렵지 않다!
복잡한 전문 용어도 명료한 설명과 시각적 자료와 함께하면 쉽게 이해할 수 있다. 반도체 설계도 눈에 보이지 않는 정교한 작업이지만, 개념을 이해하고 나면 그 구조가 명확하게 보이기 시작할 것이다.
다음 에피소드도 기대해 주세요!
기술과의 접점을 만들어 용어 이해를 돕는 하닉어사전! 앞으로 다양한 반도체 공정이 숏폼 시리즈로 계속 소개될 예정이다. 곧 이어질 EP.03에도 많은 관심을 기울여 주길 바란다.
