- 탄탈륨막을 이용한 칩 캐패시터 제조기술 세계 최초로 개발
- 차세대 고집적 메모리 양산의 핵심기술 확보
- 약 3천6백만달러 장비 수입 대체 효과
현대전자(대표: 김영환)가 세계 최초로 차세대 메모리 소자제조의 핵심기술인 탄탈륨(Ta2O５) 막을 이용한 캐패시터(Capacitor)공정기술을 개발했다. 이번 공정 기술은 메모리 소자개발은 물론 향후 128M D램 이상의 차세대 메모리 제품 양산의 성패를 좌우하는 핵심기술로 일본과 국내 업체들이 현재 개발 중에 있으며 현대전자가 최초로 기술의 양산화에 성공했다.
탄탈륨막 캐패시터 공정기술이란 메모리 칩 내부의 셀(Cell)에 고유전체 물질인 탄탈륨막을 입히는 기술로, 칩의 회로선폭과 크기가 점차 축소되는 등 고집적화되면서 전하 보존량도 고용량이 요구됨에 따라 현재 NEC, 히타치, 삼성 등 메모리 업계가 탄탈륨막을 이용한 칩제조 기술을 집중 개발하고 있다.
이번 기술개발의 의의는 세계적인 기술 추세인 탄탈륨막을 이용한 캐패시터 제조기술을 세계 최초로 확보했다는 측면과 함께 차세대 양산 제품인 0.18μm(미크론미터: 1백만분의 1m) 이하의 64M, 128M, 256M D램 제품에 필수적으로 이용되어 반도체 기술력 및 차세대 제품 양산 기술에 크게 공헌하게 되었다는 점에 있다.
현대전자는 본 기술 개발로 국내외에 특허 출원을 완료했으며 본 기술이 적용되는 반도체 장비도 (주)아펙스社와 공동 개발함으로써 약 3천6백만불의 장비 수입 대체 효과도 거둘 것으로 예상하고 있다. 현재까지는 칩 내부에 전하를 저장하는 장소인 캐패시터를 제조할 때 질화막과 산화막을 적층시켜(N/O) 유전체를 제조해 왔으나, 메모리 소자의 집적도가 향상되고 소자의 Cell 크기가 축소됨에 따라 128M D램 이상의 메모리 소자에서는 고용량의 정전용량을 확보하기 어려웠다.
이번에 개발한 탄탈륨막을 이용한 공정기술은 기존 질화/산화막보다 전하 보전 용량이 2배이상 증가되었으며, 전류가 누설되는 현상도 방지하는 등 우수한 전기적 특성을 보여주어 차세대 0.18미크론이하의 D램 제조 기술에 적용할 수 있다. 현대전자는 본 기술을 0.25μm 복합반도체(MML:Merged Memory Logic) 공정기술 및 0.15μm와 0.13μm 기술 개발에도 적용하고 있다고 밝혔다. 또한 현대는 양질의 탄탈륨막을 얻기위해 2단계로 막을 증착하는 기술을 개발함으로써 정전용량, 누설전류특성 등에 있어 타사에 비해 월등히 우수한 전기적 특성을 확보했다고 밝혔다.
이 기술은 국내외 경쟁사보다 앞선 현대만의 독자적인 기술로 막증착 뿐만아니라 반도체 소자 제조공정에 사용되는 여러 산화막들의 물성을 획기적으로 개선할 수 있다.
1998년 8월 27일(木)
-끝-
