MOSFET은 인간이 만든 생산품 중 가장 많이 팔린 제품입니다. 하지만 이런 MOSFET도 초창기에는 주목을 받지 못했습니다. MOSFET의 트랜지스터 3개 단자 중 가장 중요한 역할을 하는 Gate 단자를 어떤 위치에, 어떻게 형성시키느냐가 관건이었기 때문이죠. 이 문제를 적절히 극복함으로써 MOSFET(Metal Oxide Semiconductor FET)은 비로소 원조 트랜지스터인 BJT(Bipolar Junction Transistor)보다 성능과 집적도 면에서 월등히 앞서게 되었습니다.
이렇게 산고의 고통을 겪은 Gate의 존재 이유는 무엇일까요? 바로 Source와 Drain 사이에 채널(Channel)이란 다리를 놓기 위함입니다. 이 다리는 성격이 묘해서 좋아하는 캐리어만 통과시키는데요. 심지어 트랜지스터 각 단자의 도핑 물질이나 외부에서 인가하는 전압 극성도 어떤 채널을 선택하느냐에 따라서 모두 바뀌게 됩니다. 오늘은 트랜지스터를 동작시키는데 가장 중요한 열쇠를 쥔 채널(Channel)에 대해 알아보겠습니다.
채널은 Substrate 층에 존재하되, Oxide 층과 Sub 사이인 경계면에 형성됩니다. 채널이 제 기능을 하려면 2가지 조건이 필요한데요. 먼저 채널이 들어갈 MOSFET 내의 물리적인 공간이 확보되어야 하고, 두 번째로 외부에서 Gate에 적절한 전압을 인가해주어야 합니다. 또한, 채널은 짧은 시간에 다양한 변화를 제어할 수 있어야 합니다.
소수 캐리어가 모여서 연결한 채널은 다수 캐리어가 Source에서 Drain으로 이동하는 다리가 됩니다. 전자가 넘어갈 n_type 다리를 n_Channel이라 하고, 정공이 넘어갈 p_type 다리를 p_Channel이라 하지요. 만약 전자가 지나갈 다리가 p_type인 Hole로 구성되면, 전자-정공이 동시에 상쇄되어(EHP 소멸) 전자가 건너가지도 못할뿐더러 다리도 끊어지게 될 테니까요.
채널을 활성화 하는 layout을 위해서는 밑바탕에 채널 type과 반대 type의 Substrate(Bulk)를 놓고, Source와 Drain을 채널 type과 같은 type의 불순물 반도체로 구성합니다. Bulk 위에는 type과 상관없으면서 강력한 절연층인 Oxide Layer를, 그리고 Oxide의 위에는 도전층인 Poly-silicon을 타설하는데요.
▲Channel을 중심으로 한 각 단자 별 Type
이렇게 채널 type이 정해지면, 나머지 단자들의 type이 차례대로 결정됩니다. 예를 들어, n_Channel이라면 P_type Substrate가 밑에 깔리고, Source와 Drain은 n_type이 됩니다. 이는 단자들의 type이 항상 인접한 단자와 반대 불순물 type으로 구성되기 때문이죠.
MOSFET은 채널을 바라보는 관점에 따라 여러 가지로 나뉩니다. 채널을 형성하는 방식으로 보면, 증가형(Enhancement : E-MOSFET)과 공핍형(Depletion : D-MOSFET)으로 구분할 수 있죠. 증가형은 채널이 없는 공백 상태에서 채널을 서서히 증가시켜 드레인 전류량을 늘릴 수 있도록 조절하는 Mode이고, 공핍형은 이미 형성된 채널 속에 공핍층을 생성하고 증가시켜서, 채널 폭을 서서히 좁히는 방식으로 원하는 드레인 전류량을 약하게 하여 조절하는 형태입니다.
▲ E-MOSFET(증가형)과 D-MOSFET(공핍형)
그런데 공핍형은 Fab공정 진행 시 채널을 미리 형성시켜 동작시키는데, 이때 최대 드레인 전류치가 정해집니다. 이런 공정으로 인해 Mask와 공정 Step이 추가로 증가하게 됩니다. 이는 증가형 MOSFET보다 원가가 높아지는 원인이 됩니다. 따라서 특별한 기능이 필요한 곳이 아니면, MOSFET은 증가형(E-MOSFET)을 사용하는 것이 좋겠죠.
채널 type에 따라 Gate, Source, Drain, Bulk 단자에 인가하는 전압의 극성도 결정됩니다. 트랜지스터를 동작시키기 위한 외부전압은 Gate 전압이 가장 중요합니다. 그리고 그 Gate 전압의 변화에 가장 민감하게 반응하는 것이 바로 채널이죠. 채널의 두께나 길이 또한 Gate 전압에 따라 동기화됩니다.
▲ Channel을 활성화시키기 위한 각 단자에 인가하는 전압 극성
예를 들어, nMOSFET라면 전자를 끌어와야 하는 Drain에 플러스 전위, 전자를 내보내야 하는 Source에는 Drain보다 낮은 전위(혹은 제로 전위)를 걸어주어야 합니다. Gate에는 전자 다리를 놓아야 하므로 플러스 전위를 걸어 줍니다. Substrate(Bulk)에는 Source와 같은 전위를 걸어주거나, Bulk를 보호하기 위해 Source보다 낮은 전위(혹은 마이너스 전위)를 걸어야 합니다.
▲ 증가형 nMOSFET(전자다리)과 증가형 pMOSFET(정공다리)
이번에는 MOSFET을 채널 type으로 분류해보겠습니다. 증가형(E-MOSFET), 공핍형(D-MOSFET) 모두 채널을 n_type과 p_type으로 세분할 수 있습니다. 즉, MOSFET은 모든 옵션을 고려하면 전부 4가지로 나눌 수 있다는 거죠. Source와 Drain 사이에 Electron 다리가 연결될 때는 n_type Channel MOSFET(nMOSFET)이라 하고, 통로로 Hole이 연결되어 다리를 놓는 경우를 pMOSFET이라 부릅니다. 특히 증가형 nMOSFET과 증가형 pMOSFET이 한 쌍을 이뤄 CMOSFET(Complementary)을 구성하는데요. CMOSFET은 반도체 기본동작인 ON/OFF를 결정하는 핵심소자로써, CMOSFET 동작은 다음 기회에 설명할 예정입니다.
전형적인 MOSFET인 증가형 nMOSFET을 예로 들어 볼까요? Source와 Drain 단자를 0[V]로 놓습니다. Gate에 인가되는 전압을 계속 증가시키면 n_Channel이 두꺼워집니다. 이때 두꺼워지는 채널을 관찰해보면 2~3단계를 거치게 됩니다.
처음에는 Gate의 약한 플러스 전압에 의한 Bulk 내의 양전위 기울기(Gate에서 멀어질수록 전위가 떨어짐)로 인한 영향으로, Gate에 가까이 있는 3족 원소의 최외각전자들이 에너지를 받아서 공유결합에서 살짝 빠져나옵니다. 최외각 껍질에서 빠져나온 전자들은 아직 공유결합된 원자들의 원자핵의 인력 영향권 내에서 자유롭게 벗어나지 못한 상태(낮은 Gate 전압)로 공유결합 주위를 서성이죠.
▲ 초창기 약한 Gate전압에 의한 Bulk내에 공핍영역 발생
이렇게 형성된 영역이 앞장(▶공핍층, 연금술의 결정체 편)에서 설명된 공핍 영역입니다. Gate에서 멀리 떨어져 있는 공유결합들은 Gate 전위에너지가 충분하지 못하여 원자로부터 탈출하지 못한 전자들이 쌍극자(전자들이 Gate 쪽으로 좀 더 많이 몰려있는)와 같은 형태로만 엉거주춤한 행동을 취하게 되죠.
인가된 Gate 전압을 더욱 높입니다. Gate 전압이 Vt라는 문턱 전압(Threshold Votage)을 넘어서면 Bulk 내의 소수 캐리어인 전자들이 Oxide-sub(Bulk) 경계면으로 모여들기 시작하는데요. 이때가 약한 반전층이 형성되는 시기입니다.
▲높은 게이트 전압에 의한 전자반전층(Electron Inversion Layer) 생성
이 반전층(Inversion Layer)이 두꺼워지면 Source에 있던 전자들이 건너갈 다리가 됩니다. Vgb(gate-bulk 전압)을 더욱 올리면, Bulk 전자들이 그에 비례하여 Gate를 향해 더욱 많이 모여들게 됩니다. 반전층이자 전자다리가 더욱 튼튼해져서 Source의 전자들이 건너기에 충분한 두께가 되죠. 이 반전층은 n_type(Source)의 다수 캐리어인 전자들의 숫자보다 밀도가 더욱 높아집니다. 이 Sub 영역은 p_type 반도체이면서 마치 n_type 반도체처럼 보이는 영역입니다. 물론 Vgb를 제거하면 반전층도 그 즉시 없어집니다.
pMOSFET도 유사합니다. 다만 Vgb에는 + 전압 대신 - 전압을 인가해주어, Bulk 내의 5족-4족(n_type Sub) 공유결합 속에 있는 잉여전자들을 뽑아냅니다. 나머지는 nMOSFET과 유사하지만, 반대의 극성을 띕니다. 즉 –Vgs(동작 시의 Gate-Source 전압)가 인가되면 n_type Sub 내의 Gate 가까이에 있던 5족-4족 공유 결합 원자들의 최외각전자들이 원자 내의 기저상태(에너지가 낮은 상태)에서 천이(전도대: Conduction Band)하여 원자핵의 지배로부터 이탈하는데요.
▲ 증가형 pMOSFET의 정공Channel 형성과 Id방향
높은 게이트전압의 전위에너지에 의하여 5족-4족 공유결합에서 빠져나온 전자들은 원자격자들 사이에서 비교적 자유롭게 이동합니다. –Vgs가 더욱 증가하면 전자들의 이동이 활발해지고 Gate로부터 더욱 멀어집니다. 전자들을 빼앗긴 5족-4족 공유결합(Gate에 인접한 원자들)들이 많아지면서 양이온 층이 두껍게 형성됩니다. 결국, 이 층이 Hole 반전층이 되죠. 이렇게 형성된 정공 다리(Hole 반전층)를 건너는 주체는 p_type Source의 다수 캐리어인 정공이며, 방향은 Drain 단자 쪽입니다. 따라서 pMOSFET에서의 드레인 전류의 방향은 nMOSFET와 반대로 나타납니다.
트랜지스터를 제대로 동작(ON/OFF)시키려면 Drain Current(Id)를 많이 흐르게 하는 것이 최우선입니다. Id는 Drain-Source 사이의 전압(Vds)을 키워야 합니다. 그러나 드레인 전압이 커지면, Gate 전압에 의해 형성된 Channel 길이가 줄어드는 부작용이 따릅니다. 이는 Drain Junction에서 두꺼워지는 공핍 영역으로 인해 어느 정도 길어야 할 채널이 밀려나기 때문인데요. 이렇게 Vds로 인하여 채널의 길이가 고무줄처럼 늘었다 줄었다 하는 현상을 Channel Length Modulation이라고 합니다. 이는 n_Channel, p_Channel이 모두 같죠.
반면 Channel Length Modulation은 Drain 전류(Id)가 너무 많이 흐르는 것을 방지해주는 역할을 합니다. 즉, 어느 정도 높은 Drain 전압 이상에서는 전압을 아무리 높여도 Drain 전류가 포화하여 더 이상 증가하지 않고 일정량의 전류만 흐르게 하지요.
▲ Enhancement Mode에서의 Channel 길이 변화
왜냐하면 Jd(Drain Junction) 공핍층이 증가하면 채널이 짧아지고 끊어지게 됩니다. 캐리어들은 더는 손쉬운 다리를 이용하지 못하고, 길이 없는 골짜기를 지나게 되어 저항이 커집니다. 즉, 다행히도 전자나 Hole인 캐리어들의 눈사태(Avalanche)가 일어나지 않게 됩니다. 만약 공핍층이 커지지 않고 채널 길이가 그대로였다면, 캐리어들의 숫자는 Avalanche 현상으로 무한정 많아지게 되죠. 그러면 트랜지스터는 열이 받아 타버릴 겁니다.
이번 시간에는 채널 type에 의한 MOSFET 분류와 채널 형성 과정에 대하여 알려드렸습니다. MOSFET은 여러모로 Bipolar 트랜지스터와는 사뭇 달라진 분위기를 느꼈을 겁니다. 또 Junction FET와 비교하면 MOSFET은 그 구조와 종류 등이 다양하게 발전했는데요. 향후 개발되는 미래 트랜지스터는 MOSFET보다 더 나은 트랜지스터로 등장할 것을 기대해봅니다. 다음 장에서는 MOSFET의 동작과 특성에 대해 알아 보겠습니다.
※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.