AI는 기다려주지 않는다. 이미 모든 산업의 근간이 흔들리고 있다. AI가 촉발한 혁명은 특정 분야의 이야기가 아니다. 제조, 금융, 의료, 데이터센터까지. 산업 전반이 AI를 중심으로 재편되고 있다. 이제 AI를 아는 것만으로는 부족하다. 꿰뚫어야 경쟁력이 생긴다. 이를 위해 뉴스룸은 AI와 이 기술의 핵심인 반도체를 집중 조명한다.
[Tech Note] 2편에서는 주승환 교수(인하대학교 제조혁신전문대학원)가 차세대 반도체 기술 중 하나인 하이브리드 본딩(Hybrid Bonding)에 관해 이야기하며, 미래 경쟁력을 갖추기 위한 인사이트를 전한다.
‘칩의 미세화’로는 더 이상 성능 향상이 어려워진 상황에서, ‘칩을 어떤 방식으로 쌓고 연결하느냐’는 시스템 전력, 속도, 발열 구조를 결정짓는 핵심이 됐다. 특히 AI 스마트폰, AI 서버 등에 탑재되며 높은 대역폭을 요구하는 디지털 반도체의 경우, 성능 향상을 위해 칩 간 거리를 극한으로 줄여야 하는 3D 적층 구조에서 기존 범프* 방식을 대체할 새로운 접합 기술이 절실하다.
이러한 변화의 중심에 하이브리드 본딩(Hybrid Bonding)*이 있다. 이 기술은 차세대 메모리, HBM*, 낸드플래시(NAND Flash, 이하 낸드), 3D 적층 D램과 AI 가속기의 성능 및 구조를 규정할 미래 기술로 주목받고 있다.
* 하이브리드 본딩(Hybrid Bonding): 칩을 적층할 때, 칩과 칩 사이에 범프를 형성하지 않고 직접 접합시키는 기술. 이를 통해 칩 전체 두께가 얇아져 고단 적층이 가능해지며, 16단 이상의 HBM 제품에서 필요성이 검토되고 있음
* HBM(High Bandwidth Memory): 여러 개의 D램을 수직으로 연결해 용량을 높이고 데이터 처리 속도를 혁신적으로 끌어올린 고부가가치, 고성능 제품. HBM은 1세대(HBM)-2세대(HBM2)-3세대(HBM2E)-4세대(HBM3)-5세대(HBM3E)-6세대(HBM4) 순으로 개발됨
범프 없이 칩 연결해 고효율 · 고대역폭 구현… 특히 HBM에서 주목
하이브리드 본딩은 유전체*와 금속(구리)*을 동시에 접합하는 차세대 반도체 칩 연결 기술이다. 두 가지 본딩 기술이 결합되어 ‘하이브리드’란 이름이 붙었다. 기존의 범프를 없애고 구리(Cu)와 구리를 직접 붙여 칩을 연결하는 것이 특징이다. 이 기술은 칩 간 간격을 좁혀 연결 밀도를 높이고, 신호 지연과 발열을 줄여 성능을 향상시키려는 목적으로 개발됐다.
▲ 솔더 범프, 마이크로 범프, 하이브리드 본딩의 피치 차이
그림에서 볼 수 있듯이 솔더 범프는 약 100㎛(마이크로미터), 마이크로 범프는 약 20㎛ 수준인데, Cu–Cu 하이브리드 본딩에서는 피치가 약 1㎛ 이하까지 줄어든다. 피치가 줄어들수록 칩 간 거리가 좁아지고 연결 통로가 촘촘해져 고대역폭이 필요한 구조에서 큰 이점을 제공한다.
* 금속(구리): 유전체층을 뚫고 노출된 형태로 존재하며, 칩 간의 전기 신호와 전력을 전달하는 초고밀도 연결 통로(I/O) 역할을 한다.
이 기술이 상용화한 것은 지난 2010년 소니의 CIS 카메라 소자에 적용되면서부터다. 이 소자는 애플 아이폰4에 장착돼 시판됐다. 2019년에는 YMTC가 플래시 메모리 제작에 하이브리드 본딩을 활용했다. 키옥시아는 2023년에 이 기술을 적용한 제품을 출시했고, SK하이닉스도 하이브리드 본딩을 적용한 400단 이상의 낸드 제품을 2026년 개발하고, 2027년 양산할 것으로 언론에 보도된 바 있다. 로직(Logic) 분야에서는 AMD가 CPU인 3D V-캐시 제품군에 이미 도입했다. 이처럼 하이브리드 본딩은 이미 로직 · 센서 · 모바일 등 다양한 분야에 적용된 보편적인 기술이며, HBM에도 곧 적용될 것으로 보인다.
▲ 하이브리드 본딩의 중요한 2가지 방식
하이브리드 본딩의 종류는 크게 두 가지다. 두 개의 웨이퍼를 붙이는 웨이퍼 투 웨이퍼(W2W), 다이*와 웨이퍼를 붙이는 다이 투 웨이퍼(D2W) 방식이다. W2W는 웨이퍼를 한 번에 붙여 생산성은 높고 초미세 피치에 유리하지만, 불량 칩이 수율에 영향을 미치는 단점이 있다. 반면 D2W는 웨이퍼에 양품 다이(KGD, Known Good Dies)만 골라 붙여 수율이 높고 다양한 칩을 통합할 수 있지만, 칩을 하나씩 처리해 생산 속도가 느리다.
W2W 방식은 소니의 카메라 소자, 플래시 메모리 등에서 상용화돼 생산 중이다. D2W 방식은 AMD의 3D V-캐시가 대표 사례다. HBM에는 D2W 방식이 적용 중이며, 현재 상용화 단계로 진행 중이다.
HBM 분야에서 하이브리드 본딩에 주목하는 이유는 이 기술이 가져다주는 장점 때문이다. 요약하면 ▲연결 밀도 증가 ▲성능 향상 ▲전력 소모 감소에 따른 발열 감소 및 열전달 효율 향상 ▲높이 감소 ▲3D 패키징 구현 등으로 정리할 수 있다.
먼저 이 기술을 적용하면, 칩 간의 접촉 간격(피치)이 좁아지면서 연결 밀도가 크게 증가하여 더 많은 데이터 출입 통로(I/O)를 만들 수 있다. 신호가 최단 거리로 이동하기에 신호 지연과 손실이 줄어 시스템 성능이 향상되고 전력 소모량도 감소한다. 또한, 범프와 언더필*이 제거된 덕분에 칩 높이가 낮아지며 열 저항도 줄어든다. 이러한 변화는 메모리 칩과 로직 칩을 인터포저* 위에서 연결하는 2.5D 구조에서 벗어나, 완전한 3D 구조의 HBM 패키징으로 넘어가는 기반을 제공할 수 있다. 더불어 실리콘관통전극(TSV*) 없이 하이브리드 본딩하여 칩 간 직접 연결을 구현하는 완전 새로운 3D HBM 패키징도 가능한데, 이 기술 또한 현재 연구가 진행 중이다.
* 언더필(Underfill): 패키징 공정에서 칩과 기판(Substrate) 사이의 미세한 간극을 채우는 소재
* 인터포저(Interposer): 여러 개의 칩(예: CPU, GPU, 메모리)을 하나의 패키지 안에서 서로 연결하기 위한 중간 기판
* TSV(Through-Silicon Via): D램 칩에 수천 개의 미세 구멍을 뚫어 상하층 칩을 수직 관통하는 전극으로 연결하는 기술
하이브리드 본딩, HBM과 더불어 패키징 전 분야 아우르는 ‘기본 기술’로 진화
하이브리드 본딩 적용 시 성능 향상 폭은 기존 TCB* 기술 대비 월등한 수준이다. 속도는 약 11.9배, 열 방출 성능은 100배 이상, 집적도는 15배 향상된다. 이러한 이유로 현재 고성능 칩 패키징은 대부분 하이브리드 본딩으로 제작되고 있다. 과거 와이어 본딩*이 플립 칩* 본딩으로 바뀐 것처럼, 향후에는 TCB가 하이브리드 본딩으로 차차 대체될 것이다.
▲ 하이브리드의 본딩 응용 범위(출처: EV Group)
이 같은 변화는 속도 향상을 원하는 ‘인공지능(AI)’ 분야에서 특히 두드러진다. 인텔의 AI 서버용 CPU인 Clearwater Forest, AMD의 V-캐시 CPU 및 MI300 GPU, 애플의 M5 칩 등에 하이브리드 본딩 기술이 적용됐다. 최근에는 AI 데이터센터의 초고속 통신 방식 네트워크 스위치에도 하이브리드 본딩을 활용한 CPO(Co-Packaged Optics) 기술이 적용됐는데, 엔비디아와 브로드컴 제품이 대표적이다. 이 기술은 차세대 HBM은 물론 DDR6+, 마이크로 LED, Backside PDN*, HBF*에도 적용될 것이다. 이처럼 하이브리드 본딩은 패키징 전 분야에서 전공정의 웨이퍼와 웨이퍼를 연결하는 기본 기술로 진화할 것으로 보인다.
* 와이어 본딩(Wire Bonding): 반도체 전극부와 리드 프레임 사이를 가느다란 금이나 알루미늄 선으로 접속해 외부 회로와 연결하는 것
* 플립 칩(Flip Chip): 반도체 칩의 회로가 있는 면을 아래로 뒤집어(Flip), 납땜(솔더 범프)으로 기판에 바로 붙이는 것
* Backside PDN(Backside Power Delivery Network): 반도체 칩의 전력 공급망(PDN)을 칩의 뒷면(Backside)에 배치하는 기술
* HBF(High Bandwidth Flash): 낸드를 여러 개 쌓아 속도와 용량을 크게 높인 차세대 메모리 기술
▲ 하이브리드 본딩 적용 시 I/O와 높이
그 중에서도 기대되는 분야가 있다면 단연 HBM이다. 현재의 TCB는 열팽창 계수(CTE) 차이로 인해 변형과 응력이 발생하기 쉬워 피치가 약 7㎛ 이하로 좁아지면 사용이 불가능하다. 또한, 16~20단 적층 시 열 축적으로 인한 열 방출 문제도 큰 이슈다.
TCB 중 생산성, 방열에 특화했다는 MR-MUF(Mass Reflow-Molded UnderFill) 방식도 한계는 있다. MR-MUF의 경우 D램을 마이크로 범프로 연결해 쌓은 후 액상의 언더필 소재로 빈 공간을 한 번에 채워 굳히는 방식이다. 반면에 하이브리드 본딩은 마이크로 범프 대신 TSV에 있는 구리와 구리를 직접 연결한다. 일정 공간을 차지하는 언더필 소재도 필요 없다. 위아래 D램 간격을 최소화할 뿐만 아니라 마이크로 범프의 저항도 없어 신호 전달이 빠르고 열 관리도 효율적이다.
HBM4 이상에서는 I/O 수가 1,024개(HBM3E)에서 2,048개로 두 배 증가하고, 적층 단수도 16~20단 이상 높아질 전망이다. 이 경우 에폭시 수지(Epoxy Resin)를 사용해 층간을 언더필을 하는 기존 TCB는 구리와 구리를 직접 연결하는 하이브리드 본딩에 비해 열 방출이 어려워 사용이 불가능해진다.
또한, HBM4부터는 패키지 규격 높이가 기존 720㎛에서 775㎛로 늘어난다. HBM4까지는 기존 방식으로 대응할 수 있지만, HBM4E부터는 D램 간격 최소화 및 열 관리가 더욱 중요해지기에 구조적 한계가 발생할 수 있다. 따라서 차세대 HBM5부터는 하이브리드 본딩과 같은 새로운 패키징 공정으로의 전환이 될 것이다.
하이브리드 본딩은 AI 발전의 동력… 단 HBM 적용 시점은 ‘진행 중’
한편, 하이브리드 본딩이 적용된 제품들은 AI 기술 · 산업 발전에 있어 중요한 역할을 할 것으로 기대된다.
현재 AI 분야에서 필요한 것은 세 가지다. 속도 향상, 집적도 향상, 소형화다. 이를 통해 에너지 소비를 줄이는 것이 핵심이다. 하이브리드 본딩은 이 문제를 해결할 수 있는 유력한 기술이다. 앞서 언급대로 빠른 속도를 요구하는 GPU 제품에 하이브리드 본딩을 적용하면 연산 속도가 기존 대비 11.9배 빨라진다. HBM 제품에 적용하면 열 방출 성능이 100배 이상, 집적도는 15배 이상 향상된다. 특히 HBM 등 AI 메모리 분야에서 기대되는 바가 크다.
▲ 하이브리드 본딩으로 진화하는 과정
다만 기술이 확보되었다고 해서 즉각 도입할 수 있는 것은 아니다. HBM 적용 시점은 플립 칩 대비 2~3배 높은 공정 비용, 공정 기술의 숙련도, 장비 개발 속도 등 다양한 요인에 따라 달라질 것으로 여겨진다.
관련 장비 기술은 국내외 차이가 크다. 해외에서는 장비 개발을 완료하여 생산에 적용 중이나, 국내에서는 아직 개발이 안 된 상황이다. 필자의 인하대학교 연구실이 대기업과 공동으로 국책과제를 진행 중인데, 정밀도는 현재 100㎚(나노미터) 수준이나, 공동연구 팀은 향후 50㎚, 25㎚ 수준의 장비로 HBM과 로직까지 적용 가능한 장비를 출시할 예정이다.
▲ HBM 적용 시기 예측
이 상황에서 메모리 업계는 TCB를 최대한 활용하면서 하이브리드 본딩으로의 진화를 꾀할 것으로 보인다. 현재는 TCB의 변형으로 플럭스*를 사용하지 않는 방법이 진행 중인데, 이후 TCB를 활용하여 구리와 구리를 직접 연결하는 시도가 있을 것이다. 그런 뒤 더는 방법이 없을 때 하이브리드 본딩으로 나아갈 것이다. 이렇듯 기술적 한계에 도달하면 하이브리드 본딩으로 향할 수밖에 없다. HBM에서는 20단 이상의 HBM4E나 HBM5에서 본격적으로 등장할 가능성이 크다.
HBM 적용 시점은 여러 현실적 요인 때문에 아직 불확실하지만, 이 기술은 AI 발전을 이끌 원동력이자 기존 기술의 물리적 한계를 뛰어넘을 수 있는 가장 확실한 대안임은 분명하다. 따라서 하이브리드 본딩은 향후 반도체 패키징 전 분야에서 주류 기술로 자리 잡으며 미래 반도체 구조의 새로운 기준을 제시할 것으로 전망된다.
※ 본 칼럼은 AI/반도체에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.
