하이닉스반도체, 초저전력 128메가 SD램 개발

하이닉스반도체(대표 朴宗燮, www.hynix.com)가 차세대 이동정보 통신기기용 초저전력 SD램 개발에 성공했다고 11일 밝혔다. 이번에 개발한 제품은 회로선폭 0.18미크론(1미크론=100만분의 1미터)의 미세 가공기술을 적용한 128메가 SD램으로, 기존의 3V 보다 낮은 2.5V의 저전압에서 동작, 전력소모를 60% 이상 줄여 휴대기기의 배터리 수명을 대폭 늘릴 수 있는 획기적인 제품이다.

하이닉스반도체는 이 제품에 국제표준화기구인 제덱(JEDEC)에서 올해 초 표준으로 인증된 소비전력 절감 규격인 ‘TCSR(온도에 따라 충전 속도 조절)’, ‘PASR(대기時 데이터가 있는 부분만 충전)’, ‘DPD(사용 중단時 D램 작동 차단)’이라는 새로운 기능을 적용, 제품 성능의 효율화를 극대화 시켰다.

또한 패키지에 있어서도 초소형 패키지 기술인 CSP(Chip Scale Package)의 일종인 54Ball FBGA 및 54Pin TSOP의 두 가지 형태를 함께 채택함으로써 시장의 요구에 탄력적으로 대응할 수 있도록 했다. 특히, FBGA 패키지의 경우 향후 256메가 SD램도 탑재할 수 있도록 했으며, 기존 제품 대비 1/3 크기로 축소시킨 초소형 제품이다.

초저전력 SD램은 향후 차세대 이동통신(IMT-2000) 단말기, 개인휴대단말기(PDA), 디지털 카메라 등 다양한 개인휴대 정보통신 기기에 활용될 것으로 예상되고 있으며, 일반 SD램보다 3∼4배 이상 가격이 비싼 고부가가치 제품으로 세계 각국의 메모리 업체가 시장선점을 위한 경쟁을 본격화하고 있는 상황이다.

하이닉스반도체는 오는 3분기 중에 이 제품을 양산하고, 내년 상반기 중에는 고객의 메모리 업그레이드 요구에 대응하기 위해 256메가 초저전력 SD램 제품도 양산할 계획으로 있어 초기시장을 선점하기 위한 유리한 위치를 확보할 수 있을 것으로 보고 있다.

한편, 최근 D램 반도체의 주요 수요가 PC 위주에서 다양한 휴대기기 전자제품으로 확대되고 있는 상황에서 하이닉스반도체가 개발한 초저전력 SD램은 휴대기기 전자제품의 고용량 메모리 제품 요구를 충족시킬 뿐만 아니라 배터리 사용시간 문제를 크게 개선시킬 수 있어 시장에서 각광을 받을 것으로 기대되고 있다.

2001년 6월 12일(火)
-끝-

■ 용어 설명
- JEDEC(Joint Electron Device Engineering Council) : 미국의 전자업체 및 반도체 메이커로 조직되어 있는 단체로서, 반도체 분야의 국제표준화기구인 국제반도체표준협의기구를 말한다.

- PASR(Partial Array Self Refresh) : 대기상태에서 데이터가 들어있는 뱅크(Bank)만 자체 충전하는 기능

- TCSR(Temperature Compensated Self Refresh) : 온도에 따라 충전속도를 조절하는 기능

- DPD(Deep Power Down) : 사용을 중단했을 때 D램 작동을 차단하여 전력소비를 최소화 하는 기능

- 칩 스케일 패키지(CSP: Chip Scale Package) : 반도체부품의 실장면적을 가능한 한 칩 크기로 소형화하려는 기술을 말한다.

- FBGA(Fine-pitch Ball Grid Array) : 반도체 실장기술상에서 프린트 배선 기판의 뒷면에 구형의 납땜을 어레이상으로 줄지어 배열해 리드를 대신하는 표면 실장형 패키지의 한가지다.

- TSOP(Thin Small Out line Package) : 반도체 표면 실장형 패키지의 일종으로 패키지의 양 측변으로부터 리드핀(lead pin)이 갈매기 날개 모양인 L자상으로 나와 있는 패키지로 회로의 규모가 크지 않은 패키지를 말한다.