- '탄탈륨 질산화'막을 이용한 새로운 캐패시터 제조 기술
- 차세대 고집적 메모리 제품 양산의 핵심기술 확보
- 기존 공정단계 30%이상 축소 및 제조 비용 40%이상 절감 가능
현대전자(대표:金榮煥)가 세계 최초로 차세대 메모리 반도체 소자제조의 핵심기술인 '탄탈륨 질산화(TaON)'막을 이용한 새로운 캐패시터(Capacitor:蓄電) 공정기술을 개발하는데 성공했다. 이번 '탄탈륨 질산화'막 캐패시터 제조공정 기술은 향후 256메가 D램 이상의 차세대 메모리 제품 양산時 0.18미크론(1미크론=1백만분의 1미터)이하의 미세선폭 기술이 적용되는데 있어서 양산화의 성패를 좌우할 것으로 예상 되는 차세대 메모리 소자의 핵심 공정기술이다.
'탄탈륨 질산화'막 캐패시터 공정기술은 메모리 칩 내부의 셀(Cell)에 고유전체(高 誘電體)물질인 '탄탈륨 질산화'막을 증착하여 캐패시터를 형성하는 기술로, 메모리 칩이 급격히 고집적화함에 따라 고용량의 電荷(전기의 양) 보전이 요구되는 상황에서 이를 만족시킬 수 있는 핵심기술이다. '탄탈륨 질산화'막은 현재 차세대 캐패시터 유전(誘電)막으로 알려진 '탄탈륨 산화' (Ta2O5)막보다 전기적 특성이 매우 우수하다. 또한 제조공정도 단순하여 공정단계를 기존보다 30%이상 축소할 수 있기 때문에 제조비용을 40%이상 절감할 수 있는 등 채산성 향상 측면에서 획기적인 전기를 제공할 것으로 보인다.
특히 이번 '탄탈륨 질산화'막을 이용한 캐패시터 제조기술은 국내외 경쟁업체들이 갖고 있지 못한 현대전자의 독자적인 기술로 차세대 반도체 제품의 조기양산을 가능 하게 하여 공격적인 시장선점의 교두보를 마련할 것으로 기대된다. 국내외 경쟁사에서 개발중인 '탄탈륨 산화'막은 자체가 불안정한 '화학양론비(Stoichiometry)'에 의한 '산소 空空(Oxygen Vacancy)'현상과 박막형성時 발생하는 유전막 내부의 탄소 불순물 때문에 누설전류가 발생하는 문제점을 갖고 있다. 이로 인해 '탄탈륨 산화'막 캐패시터 제조공정은 누설전류 발생을 방지하기 위한 저온 산화 및 고온 질화공정과 같은 전∙후 열처리 공정이 반드시 필요하다.
이와 같이 '탄탈륨 산화'막을 이용한 캐패시터 제조공정은 단위 공정수가 많고 신 공정 도입에 따른 막대한 신규 장비 투자가 필요한 반면에, 대용량의 정전용량을 확보하는데 문제가 많았다. 그러나 이번 현대전자의 '탄탈륨 질산화'막 캐패시터 제조기술은 국내외 경쟁사의 기술을 월등히 앞선 핵심기술로서 0.15미크론 이하의 미세 회로공정으로 제조되는 256메가D램을 비롯하여 0.13미크론 이하의 초미세회로 공정기술이 사용되는 차세대 512메가 D램 또는 1기가 D램 제품의 생산성 향상에 획기적인 전기를 마련할 수 있을 것으로 기대된다.
특히 본 기술은 기존에 비해 30%이상의 제조공정 축소효과로 획기적인 제조원가 절감효과와 최소한 5천만 달러 이상의 생산시설 투자비용을 절감할 수 있을 것으로 예상되며, 이 기술의 핵심공정에 채용되는 저압 화학증착장비(LP-CVD)를 국내 반도체 장비 전문업체인 주성엔지니어링㈜와 공동으로 국산화에 성공함으로써 향후 양산화시 공동개발에 따른 부가가치 창출로 경제적인 측면에서 막대한 이익을 얻을 수 있을 것으로 기대된다.
1999년 11월 26일(金)
-끝-
■ 용어 설명
- Capacitor(蓄電器) : 두 개의 분리된 전극 사이에 절연체(insulator)를 가득 채워서 일정한 電荷(charge)를 저장하도록 설계된 전자 소자.
- 유전체(誘電體) : 전기장(電氣場) 안에 놓았을 때 전기적 쌍극자들(양전하와 음전 하)이 발생하여 양쪽 표면으로 분극되는 효과(electric polarization effect)가 큰 재료.
