웨이퍼(Wafer) 표면을 제대로 세정(Cleaning)하지 않으면 제품의 성능과 신뢰성에 치명적인 악영향을 끼치게 된다. 그 결과 수율이 떨어져 다음 공정으로 진행시켜야 할 양품 개수가 적어지고, 제품 품질이 나빠져 고객 불만이 높아지는 등 경영상의 문제로 직결되기도 한다. 특히 회로 선폭이 마이크로미터(㎛)에서 나노미터(㎚) 단위로 작아짐에 따라 3D/커패시터(Capacitor)/핀펫(FinFET) 등을 만들기 위한 트랜치(Trench)가 좁고 깊어지게 된다. 구조가 복잡해지고 기술이 고도화되면서 트랜치 속 폴리머, 불순물, 화학적 오염입자 등의 찌꺼기를 효과적으로 파내고 제거할 수 있는 세정이 점점 중요해지고 있다. 반도체 탐구 영역, 아홉 번째 시험 주제는 ‘세정공정’이다. 반도체 주요 공정 중 하나인 세정공정에 대해 얼마나 알고 있는지 문제를 풀며 확인해 보자.
.jpg?width=1000&name=%EB%B0%98%EB%8F%84%EC%B2%B4%ED%83%90%EA%B5%AC%EC%98%81%EC%97%AD_%EC%84%B8%EC%A0%95%EA%B3%B5%EC%A0%95%ED%8E%B8(%EC%B5%9C-%EC%A2%85).jpg)
[정답] 아래를 드래그해 확인해주세요!
▶ 1. ② 2. ④ 3. ⑤ 4. ③
[해설]
1. 세정공정은 수백 개의 반도체 제조 공정 중 30~40% 정도를 차지하는 중요한 공정이다. 웨이퍼에 외형변화를 일으키기 위한 공정을 진행하면 웨이퍼 표면에 화학적/물리적 잔류물이 남게 된다. 이러한 잔류물을 제거하는 공정이 바로 세정(Cleaning)이다.
2. 미세화 패턴에 따라 세정 방식에도 획기적인 변화가 일어났다. 회로 선폭 100㎚ 이후로는 Aspect Ratio(높이/밑변) 값이 상승해 세정용액이 트랜치(실리콘 기판에 깊은 폼을 파서 커패시터 (Capacitor)를 기판 내부에 형성하거나, 참호막(STI)의 트랜지스터(Tr) 혹은 트랜지스터 절연벽에 형성) 혹은 비아홀(Via hole, 메탈층을 밑에서 위로 연결하는 기둥)의 밑바닥까지 내려가지 못하는 치명적인 결함이 발생됐다. 더 이상 고(高) 종횡비(Aspect Ratio)에서는 습식방식이 불가하므로 다른 세정방식을 찾아야 했다. 다행히 대안으로 등장한 건식세정은 여러 가지 방식으로 분화할 수 있어 미세화에 따라 발전에 발전을 거듭하고 있다.
3. 습식세정은 주로 과산화수소(H2O2) 계열의 세정으로 발전해왔으나, 그 이후에는 과산화수소 대신 오존(O3) 등 다른 요소를 적용하는 비과산화수소 계열의 습식세정도 등장했다. 오존세정은 습식세정의 단점을 보완하는 측면으로써, 과산화수소 계열의 액체 세정량을 과감히 줄이는 방향이다.
4. 습식세정 방식을 히스토리 관점에서 보자면, (A) : 용액 중에 비교적 가장 약한 암모니아를 과산화수소에 섞은 후, 온도를 비등점 가까이 올리면 암모니아는 트랜치(Trench), 홀(Hole), 비아(Via) 속의 유기성 잔유물을 대상으로 수직 세정을 한다. 이를 SC1이라 한다. (B) : 암모니아 대신에 좀 더 강한 염산을 과산화수소에 섞으면, 금속성 잔유물까지 제거가 가능하다. 이를 SC2로 불러왔다. (C) : 과산화수소에 염산 대신 더욱 강한 황산을 사용해 더욱 강한 유기성 및 금속성 오염물에 더해 포토 공정 중 현상에 사용하고 남은 감광액(PR)막까지 제거가 가능하게 됐다. 이를 피라나(Piranha) 세정이라 한다. 질화막은 인산을 사용하고, 산화막은 불산을 이용해 세정한다.
