인텔의 공동 창업자인 고든 무어는 칩의 트랜지스터 수가 1~2년마다 두 배씩 증가할 것으로 예측한 바 있다. 이른바 ‘무어의 법칙’이라고 불리는 이 예측은 미세화 기술의 발전에 맞춰 오랫동안 지켜져 왔다. 하지만 최근 미세화에 대한 기술 발전이 한계에 다다르고, 극자외선(EUV) 리소그래피 시스템과 같은 고가의 장비 사용으로 비용까지 상승하며 무어의 법칙은 더 이상 유효하지 않을 수도 있다.
한편, 여전히 시장에서는 고성능 반도체 기술을 요구하고 있다. 고용량 확보를 위한 웨이퍼 집적도 기술 발전의 한계를 해소하면서 고성능 제품의 시장 요구사항을 충족시키기 위해 등장한 솔루션이 바로 어드밴스드 패키징(Advanced Packaging) 기술이다.
어드밴스드 패키징은 매우 복잡하고 다양한 기술을 포함하지만, 핵심은 패키징에서의 연결 즉, ‘패키징 인터커넥션(Interconnection)’ 기술이다. 이 글에서는 패키징 기술의 진화 발전과 이에 기여하고 있는 SK하이닉스의 기술력 및 성과를 다뤄보고자 한다.
어드밴스드 패키징에서 인터커넥션의 중요성
우선 반도체 칩은 제품의 성능을 고려한 ‘패키징’을 통해 전력을 공급받고 신호를 교환하며 동작한다. 그래서 패키징 기술력에 따라 제품의 속도, 밀도, 기능에 큰 영향을 미치기 때문에 패키징 인터커넥션 기술은 끊임없이 변화하고 발전하고 있다.
팹(Fab)에서 미세 패턴을 구현하기 위해 여러가지 공정이 개발되었다면, 패키징 공정에서는 인터커넥션 기술을 발전시키기 위한 전방위적인 연구가 진행되고 있다. 그 결과 아래 네 가지 유형의 인터커넥션 기술이 개발되어 오고 있다.
▲ 인터커넥션 기술 유형별 대표적인 제품의 사양(예시)
* 표에 표기된 하이브리드(Hybrid) 본딩 사양은 예상 값으로 실제 제품에 적용되기 전임
1) 와이어 본딩(Wire Bonding)
와이어 본딩은 가장 먼저 개발된 인터커넥션 기술이다. 대표적으로 금, 은, 구리와 같은 전기적 특성이 우수한 재료를 와이어로 사용하여 칩과 기판을 연결하는 데 사용했다. 이는 비용적인 측면에서 가장 효율적이고 신뢰성 높은 인터커넥션 기술이지만, 연결되는 물리적인 길이가 길기 때문에 최근 고속 동작이 요구되는 최신 장치에는 적합하지 않다. 따라서 와이어 본딩은 고속 동작을 요구하지 않는 모바일 D램과 낸드 칩에 주로 채용되고 있다.
2) 플립 칩 본딩(Flip Chip Bonding)
플립 칩 본딩은 와이어 본딩보다 전기 경로의 길이가 수십분의 1로 짧아져 고속 동작이 가능하다. 그리고 이 기술은 웨이퍼 레벨에서 패키지가 진행되기 때문에 칩 레벨에서 진행되는 와이어 본딩에 비해 생산성도 우수하다. 또한, 칩 전면에 범프(Bump)*를 형성할 수 있기 때문에 더 많은 수의 데이터 출입구(이하 I/O)를 연결해 데이터 처리 속도까지 높일 수 있다. 이런 장점으로 CPU, GPU 및 고속 D램 칩의 패키징에 널리 사용된다.
그러나 플립 칩 본딩은 다수의 칩을 적층하기 어려워 고밀도를 필요로 하는 메모리 제품에 불리하다. 또, 범프와 유기 PCB 사이 간격의 한계로 인해 더 많은 I/O를 연결하는 데는 제한이 있다. 이러한 한계를 극복하기 위해 TSV 본딩이 개발되었다.
* 범프(Bump): 반도체 칩과 기판을 연결하는 구 형태의 돌기를 말한다.
3) TSV 본딩(Through Silicon Via Bonding)
고밀도가 요구되는 칩 간 연결 시 플립 칩 본딩을 사용하는 대신 TSV* 본딩은 칩에 구멍을 뚫고 전극을 연결하기 위해 금속과 같은 전도성 물질을 채워 칩을 수직으로 연결한다. TSV 본딩이 적용된 웨이퍼를 제조하고, 패키징을 통해 상단과 하단에 마이크로 범프를 형성하여 이 범프들을 수직 연결하는 방식으로 여러 칩을 쌓을 수 있다. 이 TSV를 통해 범프를 수직으로 연결하는 것이 가능해졌기 때문에 다수의 칩을 적층할 수 있었다.
초기 TSV 본딩은 4단 적층으로 시작하여 8단으로 증가했고, 최근에는 12단까지 적층할 수 있게 되었다. 올해 4월 SK하이닉스는 세계 최초 12단 적층 HBM3 개발에 성공했다[관련기사]. 일반적으로 TSV를 활용하여 범프를 본딩하는 공법은 열압착(Thermal Compression) 기반 비전도성접착필름(Non-Conductive Film, NCF)*이지만 SK하이닉스는 MR-MUF* 공정을 적용하여 적층에 필요한 압력을 낮출 수 있고 MR(Mass Reflow)의 특징인 자기 정렬*이 가능했기에, SK하이닉스는 세계 최초로 12단 적층 HBM3 개발이라는 성과를 달성할 수 있었다[관련기사].
* TSV(Through-Silicon Via): D램 칩에 수천 개의 미세 구멍을 뚫어 상하층 칩의 구멍을 수직 관통하는 전극으로 연결하는 기술. SK하이닉스는 TSV 기술을 활용해 최대 819GB/s(초당 819기가바이트) 데이터 처리 속도를 가진 HBM3를 개발했다.
* TC NCF(Thermal Compression Non Conductive Film): 칩 사이에 NCF(에폭시와 아크릴 소재가 섞인)라는 절연 필름을 덧대고, 이를 열과 압력을 가해 위 쪽을 꾹 눌러서 붙여 절연 필름이 녹아 접착되는 공정이다.
* MR-MUF(Mass Reflow Molded Underfil): 반도체 칩을 쌓아 올린 뒤 칩과 칩 사이 회로를 보호하기 위해 액체 형태의 보호재를 공간 사이에 주입하고, 굳히는 공정이다.
* 자기 정렬(Self-alignment): MR-MUF 공정 중에 매스 리플로우를 통해 다이를 적절한 위치로 재배치한다. 이 과정에서 칩에 열이 가해지므로 해당 범프가 용해된 후 올바른 위치에서 경화된다.
▲ 올해 4월 SK하이닉스가 TSV 본딩 패키징 기술을 적용해 세계 최초로 개발한 12단 적층 HBM3
지금까지 설명한 와이어 본딩, 플립 칩 본딩, TSV 본딩은 다양한 영역에서 각 제품의 목적에 맞게 적용되어 패키징 공정에서 활용되고 있다. 하지만, 최근에는 구리와 구리를 직접 본딩하는 새로운 인터커넥션 기술이 등장했다. 이는 구리 하이브리드 본딩이 그것이다.
4) 칩렛*(Chiplet)을 활용한 하이브리드 본딩(Hybrid Bonding)
‘하이브리드(Hybrid)’라는 용어는 두 가지 유형의 계면(면과 면 사이의) 본딩*이 동시에 형성되는 것을 말하기 위해 사용된다. 하나는 산화물 면과 면 사이의 본딩이고, 다른 하나는 구리와 구리 사이의 본딩이 동시에 일어난다.
* 칩렛(Chiplet): 칩을 기능별로(컨트롤러, 고속 메모리 등) 쪼개어 별도의 웨이퍼로 제작한 후, 각각의 칩 조각(Chiplet)을 하나의 기판 위에 수평 또는 수직 적층한 뒤 서로 연결하는 기술이다.
* 계면 본딩(Interfacial Bonding): 상호 접촉하는 두 물체의 표면이 분자 간 힘에 의해 결합되는 본딩 형태를 뜻한다.
사실 이 기술은 이미 수년 전부터 CIS(CMOS Image Sensor)를 대량 생산하는 데 적용되었던 기술이다. 다만 이 기술이 최근 다시 주목받는 이유는 칩렛(Chiplet)의 개념이 확대되었기 때문이다. 칩렛은 기능별로 분리된 개별 칩을 패키징으로 다시 연결하여 다양한 기능을 하나의 칩으로 구현하는 기술이다.
칩렛이 주목받는 이유는 비용 효율성 측면에서의 장점이다. 하나의 칩에 모든 기능을 구현하려면 칩 크기가 커지고, 이는 웨이퍼 수율 손실로 이어진다. 또한 칩의 일부 영역은 비용이 많이 드는 복잡한 기술 영역이 있는 반면, 저렴한 레거시 기술로 완성할 수 있는 영역이 있는데, 만약 칩이 분리되지 않는다면 아주 작은 면적에만 복잡한 기술을 필요로 하는 경우라도 칩 전체에 해당 기술을 적용해야 해야 하기에 제조 공정이 비싸진다. 하지만 칩렛 기술에서는 칩 기능을 분리할 수 있어 필요한 기술을 선별적으로 적용할 수 있기 때문에 비용 절감이 가능하다.
칩렛 기술의 개념은 10여년 전부터 논의 되었으나 칩을 상호 연결할 수 있는 패키징 기술이 부족하여 활성화되지 않았다. 그러나 최근 C2W(Chip-to-Wafer)의 하이브리드 본딩 기술의 발전으로 칩렛 기술 채택이 가속화되기 시작했다. C2W 하이브리드 본딩은 여러 가지 장점을 가지고 있다.
첫째, 솔더 프리(Solder-Free) 본딩이 가능하여 본딩 레이어의 두께를 줄이고 전기 경로를 짧게 하여 저항을 낮출 수 있다. 이로 인해 마치 단일 칩처럼 성능 저하 없이 고속으로 작동할 수 있다.
둘째, 구리와 구리를 직접 연결함으로써 범프의 간격을 획기적으로 줄일 수 있다. 보통 솔더를 사용할 때, 범프 간격을 10μm(마이크로미터) 이하로 구현하기 어렵지만, 구리-구리 직접 본딩 공정을 적용하는 하이브리드 본딩의 경우에는 범프 간격을 μm이하 수준으로 줄일 수 있어 칩을 설계하는 데 있어 유연성이 높아진다.
셋째, 향후 더욱 중요해질 패키징의 특징 중 하나인 방열 특성이 개선된다. 마지막으로 앞서 언급한 것과 같이 본딩 층의 두께와 범프 간격이 줄어들면서 패키징의 크기를 획기적으로 줄일 수 있다.
그러나 하이브리드 본딩도 해결해야 할 과제가 있다. 견고한 품질을 확보하기 위해서 이물질 제어를 나노미터 단위 수준으로 개선해야 하고, 본딩 레이어의 평탄도를 조절해야 할까도 큰 과제이다. 한편, SK하이닉스는 이러한 하이브리드 본딩 기술을 HBM 제품에 적용해 12단 적층 HBM을 넘어 다음 HBM 제품에 회사의 최첨단 패키징 솔루션을 적용할 계획이다.
하이브리드 본딩으로 패키징 기술을 고도화하는 SK하이닉스
SK하이닉스는 12단 적층 HBM의 다음 제품인 고용량, 고적층 HBM에 하이브리드 본딩을 적용할 계획으로 기술을 개발하고 있다. 지난 2022년에는 HBM2E에 하이브리드 본딩을 적용하여 8단 적층을 구현하고 전기 테스트까지 완료하여 기본적인 신뢰성을 확보한 바 있다. 이는 지금까지 대부분의 하이브리드 본딩이 단층 레이어 본딩, 즉 두 개의 칩을 면대면으로 적층하는 방식으로 이루어진 것과 비교해 상당한 성과였다. SK하이닉스의 HBM2E는 하나의 기본 다이와 8개의 D램 다이를 성공적으로 쌓았고, 이는 2024년 출시 예정인 다음 HBM 제품에서 이 성과를 뛰어넘을 것으로 생각된다.
하이브리드 본딩은 모든 패키징 업계에서 가장 주목받고 있는 기술로 많은 회사가 해당 기술 발전을 주도하기 위해 노력하고 있다. 앞서 언급했듯이, 하이브리드 본딩은 수많은 장점을 가지고 있지만 여전히 갈 길이 멀다. SK하이닉스는 선도적인 HBM 기술을 바탕으로 하이브리드 본딩 외에도 다양한 패키징 기술을 개발하여 패키징 기술과 플랫폼 솔루션을 전례 없는 수준으로 끌어올리며 패키징 기술 리더십을 공고히 할 것이다.
