차세대 반도체의 미래, EUV 기술혁신에 달렸다

지난 19일 SK하이닉스가 이천 본사에서 메모리 반도체 신공장인 'M16' 기공식을 가졌습니다. 'M16'은 차세대 노광장비인 EUV(극자외선, Extreme Ultra Violet) 전용 공간이 별도로 조성되는 최첨단 반도체 공장입니다. 이곳은 앞으로 SK하이닉스의 미래 성장 기반 역할을 하게 됩니다. 이석희 SK하이닉스 대표이사 사장은 "M16은 또 다른 도약을 알리는 출발선"이라며 "세계 최초, 최첨단 인프라에 걸맞은 혁신과 기술로 새로운 미래를 만들겠다"라고 강조했습니다. 이처럼 SK하이닉스가 M16에서 미래를 만들겠다고 한 이유는 EUV 공정이 차세대 D램의 키를 쥐고 있기 때문입니다. EUV 활용 양산은 반도체 미세화(Scaling)의 가장 큰 '변곡점'으로 꼽히고 있습니다.

"무어의 법칙도 끝났다" 한계에 직면한 반도체 미세화

▲ 지난해 12월 19일 이천 본사에서 열린 ‘M16 기공식’ 현장. 이천 본사 내 5만 3천㎡ 부지에 들어서는 M16은 차세대 노광장비인 EUV 전용 공간이 별도로 조성되는 등 최첨단 반도체 공장으로서 SK하이닉스의 미래 성장 기반으로 활용될 예정이다.

10나노대에 접어든 반도체 미세화에서는 기존의 '멀티 패터닝'을 쓸 수 없습니다. 10나노급부터는 기존 노광기술(ArF)이 한계를 드러냈기 때문입니다. 반도체 업계를 지배해온 '무어의 법칙(Moore's Law)'이 역사 속으로 사라진 이유입니다. 18개월마다 반도체 집적도가 두 배씩 증가한다는 '무어의 법칙'이 유효하지 않은 것은 포토 공정의 난이도가 높아졌기 때문이죠.

반도체를 만들려면 웨이퍼 위에 얇고 강력한 레이저 빛으로 초미세 회로를 그리는 포토 공정을 거쳐야 합니다. 웨이퍼 위에 전자 회로를 (사진 찍어내듯) 그린다고 해 '포토'라는 이름이 붙여졌습니다. '포토리소그래피(Photolithography)'는 원하는 회로설계를 유리판 위에 금속 패턴으로 만들어 놓은 마스크(mask)라는 원판에 빛을 쬐어 생기는 그림자를 웨이퍼 상에 전사시켜 복사하는 기술을 말합니다. 반도체의 제조 공정에서 설계된 패턴을 웨이퍼 상에 형성하는 가장 중요한 공정입니다. 쉽게 말해 얼마나 미세하게 회로 패턴을 그리는가에 반도체의 미래가 달려있는 셈입니다.

반도체 회로를 구성하는 트랜지스터 소자의 선폭(gate length, 게이트 폭)을 줄이는 '미세화'는 그동안 업계의 지상과제였습니다. 트랜지스터에서 게이트는 말 그대로 전류의 흐름을 조절하는 문 역할을 하는데, 문의 폭을 줄일수록 전자의 이동량이 많아져 회로의 동작 속도가 빨라지는 것을 의미합니다.

그동안 반도체 노광 장비는 개구수(numerical aperture, NA)가 높은 큰 렌즈를 사용하거나, 파장이 짧은 빛을 광원으로 사용하며 발전해왔습니다. 그러다 30나노대 이하로 게이트 선폭이 줄어들면서 기존 액침 ArF 노광 장비의 패터닝 능력이 한계에 다다랐습니다. 18나노 D램까지는 멀티패터닝 방식을 썼지만 추가 공정이 발생하고 생산성은 떨어지며 재료비는 늘고 결국 원가가 높아지는 문제점을 노출했습니다. 공정수가 500~600개에 달할 정도로 한계에 직면한 것이죠. 이를 해결하려면 파장이 짧은 빛을 활용해 더욱 '얇은 붓'으로 미세하게 회로를 그리는 수밖에 없습니다.

EUV, 구원투수로 떠오르다

▲ ASML의 EUV 노광장비 (출처: ASML)

이에 따라 반도체 업계는 10나노급 공정으로 들어가기 위해 EUV라는 새로운 반도체 리소그래피(노광)를 준비해왔습니다. EUV 장비는 네덜란드의 ASML이 독점 생산하는데 장비 1대당 1000억~1500억 원에 달합니다. EUV는 빛의 파장이 13.5nm로 기존 ArF (193nm)보다 작아 더 미세한 반도체 회로를 만들 수 있습니다. 패터닝을 단순화해 공정 스텝수를 줄일 수 있어 현재로서 유일한 '돌파구'로 평가받고 있습니다. EUV는 현재 쓰이고 있는 쿼드러플 패터닝(Quadruple Patterning Technique, QPT) 등 멀티패터닝에 비해서 제조 시간을 단축시킬 수 있다는 강점이 있습니다.

다만 D램 등에 EUV를 적용하는 것은 매우 까다롭고 난이도가 높은 공정입니다. 처음 도전하는 EUV 활용 D램 양산 수율이 얼마나 나오게 될지 업계가 촉각을 곤두세우고 있는 것도 이 때문입니다. 우선 D램에서는 2020년 10나노 중후반 이하에서 부분적으로 EUV가 사용될 것으로 관측됩니다.

EUV 공정의 기술적 난제 해결이 관건

업계의 과제는 EUV 공정의 기술적 난제 해결입니다. 제조 공정상의 기술적 난제가 많아 양산 수율을 확보할 수 있는 기술 진보가 필요한 상황입니다. EUV는 기체를 포함한 대부분의 물질에 흡수되는 독특한 특성이 있습니다. 새로운 마스크와 감광제, 광학계 등 노광공정 전 영역에 걸쳐 신기술 개발이 선행돼야 합니다. 결함이 없는 마스크 제조와 새로운 마스크 검사장치 개발도 필요합니다.

시간당 찍어낼 수 있는 웨이퍼 수도 늘려야 합니다. 업계의 고민도 여기에 있습니다. ASML은 지난해 125장 이상의 시간당 웨이퍼 생산량 (wafer per hour, WPH)을 달성했고, 내년에 155장을 목표로 하고 있습니다. 광원 출력의 경우 D램 제조사의 시험 테스트 결과 최대 250W까지 확보한 것으로 알려졌습니다. ASML로부터 장비를 사들여 공정 개발에 착수한 반도체 제조사들도 제반 장비 개발 및 시험 테스트에 한창입니다. 업계에서는 현재 개발 중인 0.33NA보다 높은 0.55NA의 high-NA 공정을 차세대 노광 기술로 연구를 진행 중입니다.

반도체 업계 관계자는 "EUV 노광 기술의 양산 성공을 위해서는 노광기 내부 하드웨어, 광원, 감광제, 펠리클 뿐만 아니라 무결함의 EUV 마스크를 제작하는 기술이 필수적"이라며 "EUV 마스크 내의 결함을 검사하기 위한 여러 기술들에 대한 연구 개발이 이뤄지고 있고 해상력 개선을 위해서는 보다 짧은 파장의 광원 사용 및 보다 높은 개구수(NA)를 확보해야 한다"라고 강조했습니다.

※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.