다만, 급격한 반도체 기술 발전 속도로 인해 메모리 반도체 제품 개발 및 양산에 활용해온 기존의 방식은 한계에 이르렀다. 이에 최근에는 기존의 기술과 사고를 넘어서는 획기적인 혁신과 창의성이 더 많이 요구되고 있다.
반도체 기술의 발전사를 돌아보면, 반도체의 시초라고 할 수 있는 ‘트랜지스터(Transistor, 전류나 전압 흐름을 조절해 스위치 역할을 하는 반도체 소자)’가 발명돼 지금의 반도체 형태를 갖추기까지는 오랜 기술 발전 과정이 필요했다.
그 시작은 1950년대로, 1951년에 반도체 내의 내부 전기전도 과정에 한 극성(polarity)의 반송자(전자 또는 정공)만 관여하는 반도체 소자 ‘전계 효과 접합 트랜지스터(Junction field effect transistor, JFET)’가 개발됐다. 1958년에는 최초로 저항, 캐퍼시터(Capacitor, DRAM에서 데이터를 저장하는 소자), 트랜지스터 등의 전자회로를 이루는 요소들이 실리콘(Si) 반도체 내 하나의 회로로 구성되기 시작했다.
1960년대는 반도체 기술이 본격적으로 발전해, 집적회로(Intergrated Circuit, IC)1)가 상용화됐다. 이 시기 강대원 박사와 마틴 아탈라(Martin Mohammed John Atalla)는 MOSFET2) 트랜지스터를 개발했고, CMOS3) 공정 기술도 개발됐다. 또한 집적회로를 통해 반도체의 구성요소들이 소형화, 경량화, 고성능화돼 하나의 칩(one chip)에 많은 소자를 구성할 수 있게 됐다. 이에 따라 반도체 제품의 성능도 향상됐다.
1980년대에는 초고밀도 집적회로(Very-large-scale integration, VLSI)4)가 개발됐다. 또한 고든 무어(Gordon Earle Moore)가 무어의 법칙(Moore’s law)을 발표해 화제가 됐다. 무어의 법칙은 마이크로칩 기술의 발전속도에 관한 주장으로 마이크로칩에 저장할 수 있는 데이터의 양이 18개월마다 2배씩 증가한다는 법칙이다. 이 법칙이 발표된 후 실제로 컴퓨터의 처리 속도와 메모리의 양은 2배로 증가했고, 반도체 제품의 비용은 상대적으로 떨어졌다.
1) 집적회로(IC) : 고도의 반도체 처리 기술에 의해서 생긴 회로로 반도체만으로 구성돼 있다. 독립적으로 사용되던 트랜지스터, 다이오드, 저항, 캐퍼시터 등을 얇은 실리콘 웨이퍼에 형성하고, 이들 소자 상호 간에 전기회로를 구성 시켜 IC 회로로서 부피가 극소화됐다. 집적도에 따라, SSI, MSI,LSI, VLSI, ULSI 등으로 구분된다.
2) MOSFET(Metal Oxide Semiconductor FET) : 얇은 산화막 위의 금속 게이트를 가진 전계효과 트랜지스터로, 전계효과 TR 중에서 절연막을 산화막으로 형성시킨 절연 게이트형 FET의 대표적인 것이다. MOS(Metal 금속 - Oxide 산화막 -Semiconductor 반도체)형의 구조를 이루며, Gate 전압에 의해 Drain 전압과 Source 전압 간의 전류를 제어한다.
3) CMOS(Complementary Metal Oxide Silicon) : N-Channel형 MOSFET과 P-Channel형 MOSFET을 결합한 Complemental(상보)형의 논리회로이며 소비전력이 작다. 프로세서가 복잡하지만 고집적화가 가능해 DRAM, CPU 등 지금의 ULSI의 주류를 이루고 있다.
4) 초고밀도 집적회로(Very-large-scale integration, VLSI) : 집적 회로를 집적도에 따라 분류한 것 중 하나로, 초대규모 집적 회로로 20,000개 정도의 소자를 하나의 칩에 집적시킨 것이다.
하지만 점점 무어의 법칙이 성립되지 않는 시대가 도래하고 있다. 기존 칩(Chip)으로는 더 이상 발열 문제를 해결할 수 없는 상황에 이르게 된 것. 무어의 법칙이 한계에 봉착하게 된 데에는 경제적인 이유도 중요하게 고려됐다. 실리콘 칩 성능을 끌어올리기 위해선 더 좁은 공간에 더 많은 트랜지스터를 넣어야 하기 때문이다.
기존의 반도체 제품 개발 및 양산 기술이 맞닥뜨린 주요 한계 지점으로는 △공정기술의 기술적 한계 △더 작은 두께에서 누설 전류를 감당할 수 없는 물리적 한계 △물질의 한계 등을 꼽을 수 있다.
미세화(Scaling)가 진행되면서 공정 미세화(Scaling-down)는 기술의 물리적 한계뿐만 아니라 비용적 한계에 직면하고 있다. 전체 공정 수가 증가하고 있으며, EUV(Extreme Ultra Violet, 극자외선) 적용 레이어(Layer)도 증가하고 있다. DRAM은 Scale-down에 대한 한계에 다다르고 있고, NAND는 3D에서 디자인 룰(Design Rule, 반도체 설계 레이아웃(Layout) 구성을 위한 가이드)은 변경 없이 적층(Stack Up)만으로 집적도(Density) 증가를 시키고 있으며, 얼만큼 더 쌓을 수 있을까가 한계에 이를 것이다.
기술의 한계를 극복하기 위해서 EUV(Extreme Ultra Violet)와 같은 새로운 장비 도입이 진행되고, Scaling-down이 가능 하도록 필요한 소재 개발도 진행되고 있다. EUV 공정 도입으로 DPT(Double Patterning Technology) 공정이 감소했다가 차세대 제품을 개발하기 위해서는 EUV 공정에 DPT(Double Patterning Technology, 더 미세한 라인을 구현하기 위해 2~3번의 공정을 반복적으로 진행하는 것) 공정까지 적용되므로 많은 기술의 한계와 비용이 증가하고 있다.
DRAM과 NAND는 지금까지 계속 Scaling-down되면서 발전을 거듭해왔지만, 앞으로 물리적 scaling 한계에 다다를 것으로 보인다. 이를 극복하기 위한 기술적인 도전은 계속되겠지만, 더불어서 앞으로의 다양한 시장 수요를 만족할 수 있는 New Memory와 같은 새로운 대안이 필요한 것도 사실이다. 또한 생산 경쟁력 확보 즉, 비트 그로스(Bit Growth, 메모리 반도체의 전체 성장률을 설명할 때 사용하는 용어로 메모리 용량을 1비트(bit) 단위로 환산해 계산하는 개념)를 높이기 위해 웨이퍼 1장에서 더 많은 반도체 제품을 생산하기 위해 웨이퍼의 구경 크기도 4인치, 5인치, 6인치, 8인치, 12인치까지 시대에 따라 발전하며 변천했다. 4차 산업혁명으로 도래하면서 그 중심에 있는 반도체는 고성능 정보 처리를 위해 초고성능, 초저전력의 반도체 기술이 필요하다. 데이터의 양과 질 측면에서의 수요가 급격히 증가하고 있어서 최근의 슈퍼 호황 이상으로 반도체 산업이 지속적으로 성장할 전망이다.
4차 산업혁명이 가속화하면서 그 중심에 있는 반도체 분야에 고성능 정보 처리를 위한 초고성능, 초저전력 특성이 요구되고 있다. 앞으로 세계 반도체 시장을 지속적으로 주도하기 위해서는 반도체 제품의 기술경쟁력뿐만 아니라 반도체 생산 장비, 소재, 부품 등 반도체 생태계가 함께 발전해야 한다. 이를 위해 가장 필요한 것이 사람, 즉 반도체 전문 인력의 양성이다.
반도체 산업은 세부 분야가 다양하고 깊이 있는 전문성이 요구돼 인재 양성에 많은 시간이 소요된다. 따라서 기업은 중장기적 관점에서 선제적으로 인재 양성에 더 집중할 필요가 있다. 짧은 기간 안에 인재를 키워내는 것도 어렵지만, 많은 인재를 동시에 양성하는 일도 만만치 않다. 무엇보다 인재는 업무를 직접 수행하면서 성장하게 되는데, 선배들이 업무 중 멘토 역할까지 맡기에는 업무 공백이 우려되는 만큼, 빠르게 다수의 신입 구성원을 제대로 된 인재로 성장시키는 데에는 한계가 있다.
반도체 신제품을 개발하고 양산하기 위해서는 설계, 소자, 공정, 장비 등 다양한 분야의 엔지니어가 협업해야 하지만, 양산 공정에서 높은 수준의 수율을 달성하고 원하는 품질을 확보하기 위해서는 실제 공정에서 활용되는 장비를 적절히 운용하기 위한 기술 역량이 무엇보다 중요하다.
기존에는 장비 활용 역량을 향상하는 데 이론 교육의 비중이 높았다. 또한 극소수의 인원만이 장비 제조사에서 실습 교육을 받을 수 있었다. 장비의 최소 정비 시간 이외에는 계속 가동해 종합 효율을 높여야 했기에 생산 현장에서의 장비 실습 교육은 거의 불가능했다. 시간을 낼 수 있다고 하더라도 교육 과정에서 장비가 잘못되면 제품 생산과 품질 확보에 악영향을 끼칠 수 있어 실제 생산에 활용되는 장비를 교육에 활용하는 것은 쉽지 않은 일이었다.
▲ ①박막(ThinFilm) 공정에 사용되는 CVD 장비에 대해 전문강사가 교육생에게 실습하는 모습 ② 식각(Etch)의 산화(Oxide) 식각에 쓰이는 장비에 대해 전문강사가 교육생에게 실습 강의하는 모습 ③박막 CVD 장비에 대해 전문강사가 교육생에게 1:1 실습하는 모습
실질적으로 장비 기술 역량을 늘릴 수 있는 최고의 대안은 장비를 직접 다뤄보면서 실습할 수 있는 인프라를 구축하고 이를 적극 활용하는 것이다. SK하이닉스는 2017년도부터 제조/기술담당 산하의 ‘장비 기술 교육 센터’를 구축해 장비에 대한 실습 교육이 가능하도록 계속 발전시키고 있다.
SK하이닉스의 장비 교육은 ‘장비 실습 교육’과 ‘VR 콘텐츠 교육’으로 나뉜다. 장비 실습 교육은 실제 현장에서 활용되는 대부분의 장비를 갖추고 구성원들의 장비 역량 향상을 위해 실습 교육을 실시하고 있다. 일부 구비가 어려운 장비를 대상으로는 VR 콘텐츠를 제작해 교육을 실시하고 있다. 또한 각 구성원들의 역량에 맞는 맞춤형 교육을 진행하기 위해 역량 수준에 따라 VR 콘텐츠 교육과 장비 실습 교육을 적절히 구성해 운영 중이다.
▲ ①VR 교육장에서 직접 실습 체험 중인 제조/기술담당 곽노정 사장의 모습 ②교육생이 장비 기술 VR입문 교육과정을 학습하는 모습
특히 신규 장비 모델에 대한 역량을 조기에 높이면서 교육 비용을 효율적으로 활용하기 위해 VR 콘텐츠 제작을 적극적으로 진행하고 있다. 이를 활용해 신규 모델에 대한 VR 콘텐츠 제작이 완료되면 기존 장비 기초 및 중급 실습 과정, VR 입문 과정에 VR 중급 교육까지 커리큘럼을 구성해 교육이 이뤄진다.
또한 장비 시스템을 구성하는 요소기술에 대한 교육도 진행하고 있다. 요소기술 교육 과정으로는 9개 과정(Pump, Chiller, ESC, MFC, Sensor, RF Generator, Robot, Gauge, Scrubber)이 운영돼, 구성원들의 기초 요소기술 역량 향상에 기여하고 있다. 특히 2022년 1월부터는 요소기술 교육 과정의 대상을 청주캠퍼스까지 확대해 교육을 진행할 방침이다.
이와 같이 단기간에 교육 효과와 만족도가 높은 ‘장비 기술 Training Center’로 발전하고 실습 교육이 실시 될 수 있었던 것은, VR 교육도 직접 체험하며 많은 관심과 지원을 해주신 경영진, 초기 Set-up한 구성원들과 현재도 끊임없이 더 나은 교육환경을 만들고자 노력하고 있는 강사와 운영진이 있어서 가능했다. 앞으로도 Training Center에서는 구성원의 장비 기술 역량 향상을 위해 최선을 다하는 한편, 반도체 기술 발전의 결과로 신규 모델의 장비가 지속적으로 도입되고 있는 점을 고려해, 실습과 이론 교육 커리큘럼을 끊임없이 발전시켜갈 계획이다.
미세화 기술이 한계에 도달하고 공정 난도가 증가하면서, 신제품 개발 기간이 길어지고 비트 그로스는 감소하고 있다. 이에 따라 원활한 신제품 개발을 위해서는 소재, 부품, 장비 분야의 발전이 연계돼야 한다.
반도체 산업은 대규모 설비 투자를 요구하는 장치 산업이고 수요와 공급 변화에 따라 시장 환경 요인에 대한 영향 정도가 대단히 크다. 또한 제품의 짧은 수명 주기, 시황에 따른 급격한 가격 변동, 공정 미세화에 대한 요구 등 해결해야 할 과제도 점점 늘고 있다.
이런 산업 특성상 신제품 개발 역량, 품질 경쟁력, 수율 경쟁력, 원가 경쟁력을 두루 갖춘 기업만이 생존할 수 있다. 실제로 주요 DRAM 제조 기업 수는 계속 줄고 있다. 1980년대에는 40개이던 제조 기업 수는 2000년대 들어 15개로 줄었고, 지금은 SK하이닉스를 포함해 3개 진영에서 대부분의 물량을 생산하고 있다.
반도체는 누구나 쉽게 접근하기 어려운 산업이지만, 무한한 도전의 가치가 있고, 그 도전의 결과로 세상의 변화를 선도하고 있다. 반도체 산업의 역군과 반도체 전문가를 꿈꾸는 인재들이 앞으로도 자부심과 꿈을 갖고 계속 앞으로 나아가길 바란다.