반도체에는 어떤 소자가 가장 많이 사용될까요? 1990년 이전까지 CMOSFET는 논리소자용 반도체에 주로 쓰였지만, 그 이후부터는 데이터 저장용에도 적용되었습니다. 최근에는 CMOS가 아직 적용되지 않았던 전원회로 영역에서도 점점 CMOS로 대체되고 있는데요. 이처럼 오늘날 CMOS 소자는 디지털회로의 많은 영역에 걸쳐서 광범위하게 응용되고 있습니다. 오늘은 반도체 소자 중 가장 많이 사용되는 CMOS에 대해 알아보는 시간을 갖도록 하겠습니다
▲ 트랜지스터 변신의 방향: 집적도 상향, 소비전력 축소, 기능 강화
트랜지스터가 변천되는 과정을 보면 집적도와 소비전력, 스위칭 속도가 계속적으로 진화하고 있는 중입니다. 입력이 전류구동(BJT)에서 전압구동으로 바뀌면서(FET) 에너지 소모가 급격히 줄어들 수 있었습니다. 또한, 이동자로 정공과 전자 2가지를 활용(JFET, MOSFET)하다가 이동 속도가 정공보다 약 3배 더 빠른 전자를 움직여서 전류를 생성시키는 경우(nMOSFET)가 점점 많아지고 있습니다. 정공이동의 본질은 전자가 징검다리 식으로 이동을 하는 것이고, 전자 이동의 본질은 전자가 랜덤충돌식으로 이동을 하는 것인데요. 랜덤충돌이동은 환경이 제한된 징검다리이동보다 당연히 스위칭 속도가 빠릅니다. 그러나 이제는 출력단자의 이동자인 전자마저도 상향된 기대치 대비 속도가 느리기 때문에, 캐리어 자체를 이용하지 않는 차세대 반도체를 찾고 있는 중입니다.
▲ 트랜지스터 동작에 활용되는 메이저 캐리어의 종류와 이동방향 @ BJT(2개:Bi-polar)와 FET(1개:Uni-polar)
트랜지스터는 크게 BJT(Bi-polar Junction Transistor)와 FET(Field Effect Transistor)로 나눌 수 있습니다. 전류를 형성시키는 메이저 캐리어 중 BJT는 정공과 전자, 즉 캐리어 2종류를 이용하기 때문에 Bi-polar 트랜지스터라고 합니다. 또한, FET는 캐리어로 정공 혹은 전자 1종류만 동작에 관여시켜서 Uni-polar 트랜지스터라고 합니다. 요즘에는 대부분 FET를 사용하지만, 사실 성능은 BJT가 FET 보다 훨씬 좋습니다. 그러나 BJT 1개 들어갈 자리에 FET를 약 50~80개 정도 집적 시킬 수 있을 정도로 FET의 집적도가 높기 때문에 BJT보다는 FET를 주로 사용합니다. 어떤 경우든 사용하려는 소자를 선택하는 순위는 기능보다는 셀(Cell)당 가격이 중요합니다. 기능논리 보다는 경제논리가 우선시 되고 있는 것이죠. SRAM이 퇴보하고 DRAM이 활성화 되었듯 FET가 출현한 이후부터 BJT 대신 FET가 대세가 되었습니다.
활용 측면에서 BJT가 FET에 밀린 이유는 이 밖에도 여러 가지가 있습니다. FET는 수평축으로 캐리어를 이동시켜서 동작시키는 대신, BJT는 캐리어를 수직으로 이동시켜 콜랙터로 뽑아내므로 BJT가 훨씬 불편합니다. 또한, Fab 공정에서 BJT의 불순물 농도를 조절하기도 더 복잡할 뿐만 아니라, 사용되는 마스크 수도 BJT가 FET보다 40% 정도 많아 원가가 높아지기 때문입니다.
▲ JFET와 MOSFET의 구조 비교 @일반적인 전압 인가 시
수로에 물의 흐름을 조정하기 위해 설치한 수문처럼, JFET는 제한된 채널 폭 내 전류의 흐름을 막아 기능을 조정하는 공핍형 소자인데요. 흘릴 수 있는 최대전류가 제한적이므로 스위칭 동작으로 활용하기는 MOSFET에 비해 제약이 따릅니다. 반면, MOSFET는 스위칭 동작에 필요한 드레인 전류를 만들기 위해 채널 폭을 공핍형이든 증가형이든 충분히 높일 수 있기 때문에, JFET보다는 MOS가 스위칭 소자로 사용하기에 적합합니다. 따라서 초창기에는 스위칭 소자로 JFET도 적용했었지만, MOS가 등장한 이후부터는 JFET는 대부분의 영역에서 퇴역장군이 되었습니다.
▲ 증가형 nMOSFET의 스위칭 작용 : 출력 시 Low Level(Vss)전달 효율은 거의 100%이고, High Level(Vdd)전달 효율은 낮다
특히 증가형 nMOSFET는 전자가 채널 내에서 잘 흐를 수 있도록 n채널을 증가시키는 방향으로 초점이 맞춰져 있는데요(앞 장 “채널이 만들어 내는 반도체 동작특성” 참조). 증가형 nMOSFET의 Gate에 플러스 전압을 인가하고 그에 비례하여 n채널 폭을 증가시키면 nMOS가 “ON”이 됩니다. 이때, 소스단자로 들어오는 입력신호의 Low Level(Vss)은 손실 없이 잘 전달되어 드레인단자로 출력 되지만, High Level(Vdd)은 Vth 손실로 인하여 Vth의 값을 차감한 값(Vdd-Vth)으로 출력됩니다. 이번에는 반대로 마이너스 전압을 게이트에 인가하면 소스단자에 어떤 값으로 입력되는가에 상관없이 소스와 드레인 사이에 n채널이 형성되지 않으므로 nMOS 자체는 “OFF”가 되어 출력단자로 아무것도 전달하지 못합니다.
▲ 증가형 pMOSFET의 스위칭 작용: 출력 시 High Level(Vdd)전달 효율은 거의 100%이고, Low Level(Vss)전달 효율은 낮다
이번에는 증가형 pMOSFET의 Gate에 마이너스 전압을 인가하고 그에 비례하여 p채널을 증가시켜 트랜지스터가 “ON”이 되게 합니다. 소스단자로 신호를 입력하면 High Level(Vdd)은 출력으로 잘 전달되어 거의 손실 없이 출력되지만, Low Level(VSS)은 Vth 손실로 인하여 Vss까지 떨어지지 못하고 Low전압 Level(Vss) + Vth의 값으로 출력됩니다. 반면 플러스 전압을 게이트에 인가하면 입력이 어떤 값을 갖고 있는가에 상관없이 p채널 자체를 형성하지 않으므로 소자는 “OFF”가 됩니다.
▲ Loss(문턱전압)없는 CMOS의 전달특성 @인버터의 예
CMOS(Complementary MOS)는 상보성 MOSFET라고 합니다. 여기서 ‘상보성’은 nMOSFET와 pMOSFET라는 각각 성질이 다른 2개의 트랜지스터가 전달특성에 대한 서로의 단점을 상쇄하고, 장점만을 활용하여 시너지를 극대화하는 특성을 의미합니다. CMOS가 주로 쓰이는 기능인 인버터를 예로 든다면, nMOS는 Low Level을 전달(Pull-down)시키고, pMOS는 High Level을 전달(Pull-up)시키도록 회로를 배치하면 Vth Loss없이 입력 Signal이 완벽하게 출력됩니다. 이렇게 소자들의 전압전달에 대한 Loss 가능성을 제로로 보완한 것이 CMOS입니다.
▲ 입력에 따른 CMOSFET 출력특성
좀 더 구체적으로 들여다보면, 입·출력을 기준으로 2개 소자를 각각 Vdd와 Ground(Vss)에 연결하여 둘 중 하나를 도통시키고, 다른 하나는 불통시켜 도통된 트랜지스터의 전압(Vdd 혹은 GND)을 출력합니다. 연결은 nMOSFET와 pMOSFET를 드레인 공통회로로 결합시키면, 입력 Level에 따라 High Level(“1”)일 때는 nMOS가 도통되어(pMOS는 불통) Vss(“0”)가 드레인단자로 출력되고, Low 입력(“0”)일 때는 pMOS가 도통되어(nMOS 불통) Vdd(“1”)가 출력됩니다. 이는 입력된 신호의 크기가 반전된 형태로 출력되어야 하는 인버터 기능을 충실히 따르게 된 것입니다. 일반적으로 CMOS의 동작속도는 빠른 편은 아니지만, Gate로 전류가 흐르지 않으며 Vth 손실 또한 최소가 되므로 지금까지 개발된 소자 중에서 소비전력이 가장 작다는 장점이 있습니다. 최근에는 점점 낮아지는 전압에서도 고속으로 동작할 수 있는 CMOS가 개발되고 있습니다. 물론 집적도도 현재로서는 최상이지만 말입니다.
CMOS는 서로 다른 성질을 갖는 트랜지스터들을 결합하여 시너지를 극대화한, 가장 완벽에 가까운 소자라고도 할 수 있습니다. 그러나 아무리 혁신에 혁신을 거쳐도 집적도가 증가함에 따라 완전이 불완전으로 변하게 됩니다. 소자를 동작시킬 때나 혹은 대기상태 하에 발생되는 매우 약한 누설전류도 집적도가 낮은 경우에는 문제가 되지 않다가도, 하드웨어 셀이 천만 개, 1억 개 혹은 10억 개 이상이 될 때에는 전력손실이 심각해집니다. 완벽에 가까운 소자를 만들 수는 있어도 완벽한 특성을 갖춘 소자는 있을 수 없습니다. 차세대 제품을 위한 연구개발 혁신이 끊임없이 이어져 나가야 하는 이유이기도 합니다.
※ 본 칼럼은 반도체/ICT에 관한 인사이트를 제공하는 외부 전문가 칼럼으로, SK하이닉스의 공식 입장과는 다를 수 있습니다.