본문 바로가기

TECHNOLOGY/반도체

[반도체 특강] 메모리 반도체의 용량(Density)과 원가(Cost), 그리고 마케팅

2021.05.25|by 진종문

 

메모리 반도체 기술과 사업에서 가장 중요한 핵심은 바로 용량성의 확대입니다. 이는 정보를 유통하거나 담아내는 그릇인 비트(bit)를 많이 포함한다는 의미입니다. 메모리 반도체의 수요층에서는 속도, 신뢰성 등 다양한 요구 조건이 있지만 그중 저장공간에 대한 욕구가 가장 크다고 볼 수 있습니다.

용량이 증가하면 저장능력이 향상되므로 가격이 올라야 할 것 같지만, 메모리 반도체 칩(Chip)의 가격은 용량에 비례하지 않고 용량과 무관하거나 혹은 반비례하게 1$에서 8$ 사이에서 롤러코스터를 탑니다. 그 와중에 적응하지 못한 40여 개 세계 유수 기업들이 도태되었고, 현재는 D램과 NAND 모두 3~4개 업체만이 생존하게 되면서 이들 기업이 글로벌 시장을 10년째 만끽하고 있지요.

그렇다면 메모리 용량(Density)과 반도체 제품의 원가(Cost)는 어떠한 상관관계가 있는 걸까요? 그리고 이러한 인자(Factor)들은 메모리 반도체 시장에 어떠한 영향을 끼치게 될까요?

 

1. 10년에 약 1,000배(210)씩, 메모리 반도체 용량 증가의 법칙

<그림1> D램과 NAND의 연도별 용량 증가 추이 비교

메모리 반도체의 용량은 1970년대 1Kbit(킬로비트) D램을 시작으로, 대략 10년에 약 1,000배(210)씩 증가하는 트렌드를 보여왔습니다. 1980년은 Mega bit(메가비트)의 시대였고, 1990~2000년대는 Mega bit에서 Giga bit(기가비트)로 전환되는 시기였습니다.

그러나 실질적인 용량성 메모리의 강자는 2000년 초에 나타난 NAND였습니다. NAND의 경우 초기에는 용량이 1Gbit 미만의 128Mbit(Mega: 220), 256Mbit 정도인 SLC 제품이 등장했는데, 10년 후에는 그보다 용량이 약 1,000배 증가한 64Gbit(Giga: 230), 128Gbit MLC 제품이 대세가 됐습니다. 2020년 초인 최근에는 Gbit의 약 1,000배인 Tera(240) bit TLC 제품이 주류가 되기 시작했습니다.

NAND의 용량은 약 10~15년에 거의 1,000배씩 증가하는 트렌드를 보여 온 셈이지요. 이러한 트렌드라면, Tera bit의 약 1,000배인 Peta(250) bit 시대(QLC-NAND) 2030년 초반에 찾아올 것입니다. 1권당 평균 10Mbit 미만, 영화 1편당 20Gbit이면 충분하므로, 1Tbit는 평생 읽을 책 10만 권 이상을 저장할 수 있으며 영화 수십 편을 보관할 수 있는 용량이 됩니다.

D램에서는 최근 64Gbit~128Gbit의 제품(DDR5)들이 출시되고 있어, NAND에 비해 2020년도에는 100분의 1배 정도의 용량성을 유지하고 있습니다. 향후 시간이 갈수록 둘의 차이는 더욱 벌어져서 2030년에는 1,000, 2040년에는 10,000배 이상으로 벌어질 것으로 추정됩니다.

 

2. 용량 극대화 및 칩 면적 극소화 → 판매가격 주도

<그림2> 반도체 판매가격(Price) 결정 구조

공급자는 반도체 판매가격(Price) 혹은 생산원가(Cost)를 낮추기 위해 칩당 용량을 증가시키거나, 혹은 같은 크기의 웨이퍼(Wafer) 내 칩의 개수를 최대한 많이 늘립니다. 칩당 용량을 증가시키는 목적은, 되도록 많은 정보를 칩에 담고자 하는 요구 이외에도 고객은 늘 반도체 가격의 끊임없는 하락(Cost Down)을 원하기 때문입니다. 반면, 웨이퍼 내 칩의 수 혹은 넷 다이(Net Die)를 증가시키는 목적은 시장의 요구와는 상관없이 공급자가 제품 원가를 절감하기 위해서입니다. , 용량의 고사양화는 공급자와 수요자 공통의 이익에 부합하지만, 칩 수 혹은 넷 다이의 증가는 순전히 공급자 이익에만 기여하는 것이지요.

여기서 공급자는 칩 내 용량과 웨이퍼 내 넷 다이를 증가시켜 두 가지 욕구(고용량화, 원가절감)를 모두 만족시킴과 동시에, 추가로 공급자 이익을 스스로 낮추기도 합니다. 이는 공급자가 수익성을 줄이는 대신, 시장점유율(Market Share)을 높이는 전략을 구사해 미래 시장에서 경쟁자를 압도하기 위한 반도체 치킨게임(Chicken Game)에 담긴 속성입니다. 이때는 반드시 공급자는 이익이 나고 경쟁자는 손해가 나야 하는 환경을 조성해야 하며, 이는 공급자의 원가가 경쟁자의 원가에 비해 현저한 차이가 발생할 때 가능합니다.

원가 경쟁에서 승리한 공급자는 판매가를 결정할 수 있는 주도적인 위치를 갖게 되므로, 공급자는 기술과 판매 조건 등 모든 역량을 총동원해 낮은 원가 정책을 추구하며 글로벌 시장점유율을 높여갑니다. 이러한 상황이 지속될 경우, 경쟁사는 수익구조를 개선하지 못해 시장에서 퇴출당하게 됩니다. 글로벌 D램 반도체 회사였던 엘피다와 독일의 인피니언 역시 치킨게임에서 패해, 국가 차원에서 회생을 시키기 위해 큰 노력을 했음에도 불구하고 D램 사업을 매각하거나 철수하게 됐습니다.

2-1. 용량 극대화 비트(bit)당 낮은 원가 형성

<그림3> 칩 내 용량성 확대로 인한 비트(bit)당 원가 인하 @칩 가격은 임의설정

용량의 확대는 일반적으로 새로운 제품을 기획해 소자기술을 바탕으로 설계하고, 그에 따른 기능과 신뢰성을 완성하는 작업입니다. 용량을 확대하기 위해서는 제품 개발을 통해 칩의 크기는 약간 커지더라도 물리적으로 셀의 수를 증가시키거나 혹은 전자적으로 비트(bit) 수를 늘려야 합니다. 반도체에서 물리적인 셀은 트랜지스터(Transistor, TR)를 의미하므로, TR의 크기를 작게 하거나 TR TR을 연결하는 회로의 선 폭을 최소화해야 합니다. 이는 메모리 반도체에서 전통적인 스케일링 다운(Scaling Down)의 여러 가지 미세화 방식으로 D램과 NAND 등 모든 메모리에 적용됩니다.

한편, 비트 수의 확대만을 통한 제품화는 일정 크기의 셀 내 전자 개수의 저장 능력에 차이(Level)를 두어 구분하는 방식입니다. 이는 물리적인 방식이 아니므로 TR의 크기나 회로 선 폭과는 관계가 없습니다. 이러한 물리적 셀 내 비트 수 확대는 NAND에서만 가능한 옵션으로, 현재 NAND의 주력 제품은 셀 1개당 3개 비트(TLC 제품)를 구분해낼 수 있습니다. 1Cell-1bit DRAM은 물리적인 방식만으로 비트당 가격을 낮춰야 하고, 1Cell-3bit NAND는 물리적 방식과 전자적 방식 2가지를 이용할 수 있는 유리한 위치에 있지요. 따라서 현재 메모리 용량 전개의 주도권은 D램에서 NAND로 넘어가 있습니다. 여러 가지 이유로 비트당 가격은 D램이 NAND보다 10배 이상 높게 형성되고 있습니다.

제품의 용량이 확대되면 제품의 가격도 상승합니다. 하지만 가격 상승폭 대비 용량성 확대가 더 크기 때문에 가격이 1.5배 상승해도 용량이 보통 4배(2~4배) 정도 증가하므로 수요자는 2.5배 이상의 이익을 얻게 됩니다. 즉 반도체는 신제품이 출시돼 높은 판매가격으로 형성되어도, 용량이 가격 상승폭 이상으로 늘어나면서 수요자에게 유리하게 되며, 비트당 가격이 더 낮게 형성되어 공급자에게도 유리한 구조가 됩니다. 그러나 실질적으로는 용량이 증가하면 칩 사이즈도 증가하고 기타 변수도 많이 발생하며, 기획 단계와는 다르게 출시가격은 출시 시기 등 시장 변수에 따라 변동성이 커집니다.

2-2. 칩 크기 극소화 칩당 낮은 원가 형성

<그림4> 웨이퍼 내 칩(Chip) 수 증가에 따른 칩당 원가 인하 @칩 개수 및 가격은 임의설정

웨이퍼 상의 칩 수를 늘리려면 물리적인 방법으로 칩의 면적을 극소화해야 합니다. 이를 위해 회로 선 폭을 줄이거나, 셀 효율(Cell Efficiency)을 최대화해 칩의 크기를 줄입니다. 그런데 회로 선 폭을 좁히면 소자(TR)의 신뢰성과 기능이 취약해지는 단점이 있습니다. 따라서 셀 크기를 계속 작게만 할 수는 없으므로 칩의 개수를 증가시키기 위한 최적의 설계 조건을 찾는 것이 디자인 룰(Design Rule)입니다.

협의의 디자인 룰은 디자인상의 동작 특성을 확보하면서 도체 라인 폭 및 도체와 도체 라인 사이의 물리적인 공간(Space)에 대한 최적의 조건의 레이아웃(Layout)을 의미합니다. 하지만 광의의 디자인 룰은 여기에 더해, 프로세스 상태와 패키지의 물리적 형태, 인가되는 전기적인 조건(Electrical Condition) 등 여러 인자에 대한 최적의 조건을 세팅하는 것입니다. 웨이퍼 내 칩의 개수를 극대화하는 것은 웨이퍼 장당 가격을 높일 수 있게 되어, 결국 칩당 원가를 줄일 수 있는 여유를 갖게 됩니다.

 

3. 반도체 IDM 업체들의 흥망성쇠

<그림5> 연도에 따른 글로벌 D램 IDM 업체 수 변화 @글로벌 D램 시장 점유율 3% 이하 업체는 제외

1970년 인텔을 시작으로 메모리 반도체 사업은 채산성 있는 사업으로 인식되기 시작했고, 미국의 20여 개 전자업체가 뛰어들며 미국 주도의 산업으로 진행돼 왔습니다. 1980년대에는 일본에서 히다치를 주축으로 10여 개 글로벌 전자업체가 참여해 우후죽순으로 반도체 사업의 대성황을 이뤘습니다. 이후 반도체 산업 열풍은 한국으로도 번져 삼성전자, SK하이닉스(구 현대전자), LG반도체 등 3각 체제가 확립됐지요. 또한, 유럽에서도 역시 SGS-톰슨 등 10여 개 가까운 여러 ITC 업체들의 좋은 먹거리가 됐습니다. 이렇게 70~90년대에 걸쳐 약 40여 개 업체가 참여했지만, 원가절감 전쟁으로 10년마다 약 10개 기업체가 사라져갔습니다. 두 번의 치열한 치킨게임으로 기술력을 갖춘 굴지의 기업체들이 떨어져 나갔고, 현재는 D IDM 업체 3(삼성전자, SK하이닉스, 마이크론)NAND IDM 업체 4(삼성전자, SK하이닉스, 키옥시아(구 도시바), 마이크론)이 입지를 굳히고 있습니다.

 

용량을 늘리고 원가를 낮추는 방법에는 오늘 소개한 것 이외에도 여러 가지 옵션이 있습니다. 2D에서 3D로의 진화, EUV 및 신규 공정 방법 적용, 셀 당 비트 수 증가(NAND), TSV(D) 4D와 같은 구조적 개선 등 다각적으로 전개되고 있지요. 향후에는 차세대 메모리로써 NAND의 개념을 기초로 전개되는 PCRAM, MRAM, ReRAM 등 여러 가지 타입의 새로운 제품들이 기여를 할 예정입니다. 원가 절감으로 제품 가격을 저울질하는 전략은 수요자 우선 시장에서는 언제든 다시 나타날 수 있으며, 공급자 입장에서는 이러한 어려운 환경을 이용해 경쟁사를 크게 앞지를 수 있는 절호의 기회가 되기도 한답니다.