본문 바로가기

TECHNOLOGY/반도체

[반도체 특강] 테스트(Test), 반도체의 멀티 플레이어

2021.01.26|by 진종문

 

반도체 후공정에서 이뤄지는 테스트(Test), 전기적 특성(Electrical Characteristics) 검사를 통해 칩(Chip)의 불량이 다음 공정으로 넘어가지 않도록 방지함으로써 손실을 최소화하는 과정입니다. 초창기의 테스트는 양산 제품에 대해 불량(영구적 오류)을 걸러내는 필터링 위주로 진행했습니다. 하지만 현재는 신뢰성 불량을 사전 차단하고, 수율을 향상시켜 원가 절감에 기여하며, 제품의 연구개발에 도움을 주는 등 그 역할이 점차 확대되고 있지요. 이번 장에서는 반도체의 멀티 플레이어, 테스트 공정에 대해 자세히 살펴보도록 하겠습니다.

 

1. 반도체 테스트 공정 Flow

<그림1> 반도체 테스트 공정 흐름도

수많은 공정을 거쳐 제작된 반도체는 각 공정이 제대로 수행됐는지 검증하기 위해 상온(섭씨 25)에서 테스트를 진행합니다. 테스트는 크게 Wafer Test, Package Test, Module Test로 이뤄집니다.

고온과 저온에서 실시하는 신뢰성의 일종인 Burn-in/Temp Cycling 공정의 경우, 초창기에는 Package Test 공정에서만 실시했는데요, 점차 Wafer Test 공정의 중요성이 높아짐에 따라 Package Burn-in 항목이 다수 WBI(Wafer Burn-in)으로 옮겨졌습니다. 또한, 테스트와 Burn-in을 결합한 TDBI(Test During Burn-in) 개념으로 Burn-in을 진행함에 따라, 정식 테스트를 Burn-in 전후에 실시하는 복합형도 많이 활용되는 추세입니다. 이렇게 되면 공정 시간과 비용을 절약할 수 있게 되겠지요. Module Test에서는 PCB(Printed Circuit Board)와 칩의 연관 관계를 점검하기 위해 상온에서 DC(Direct Current, 직류 전류/전압) / Function(기능) 테스트를 진행한 뒤, Burn-in 대신 실제 고객 환경에서 칩을 동작해보는 실장 테스트를 진행하지요.

 

2. 반도체 테스트의 목적

<그림2> 반도체 테스트의 목적

반도체 테스트의 목적은 불량 칩을 골라내고, 앞서 진행했던 공정들을 점검해 개선하는 것입니다. 이 과정에서 다음 공정으로 불량 칩이 넘어가지 못하게 하는 선별률(Screenability)은 항상 중요한 이슈입니다. 따라서 Wafer Test는 불량 칩이 불필요하게 패키징(Packaging)되는 것을 방지해 원가를 절감하고, 나아가 수익성을 향상시키는 것이 목표이지요. Package Test는 불량 제품이 출하되는 것을 막아 고품질의 반도체를 고객에게 납품하기 위함입니다. 또한, 양품이 고객에게 전달된 이후에도 칩에 동작 오류(Fault)가 발생할 수 있는데, 유저가 일정 기간 칩을 오류 없이 안전하게 사용할 수 있도록 제조 과정에서 약한 칩을 미리 골라내어(제품의 전체 생존 기간 중 초창기/중기 불량을 선별) 신뢰성(Reliability)을 확보하는 것이 매우 중요합니다. 이렇게 진행된 테스트 결과(Performance)는 내부적인 피드백을 통해 공정을 개선하거나, 반도체 기술 및 제품의 연구개발에도 적극 활용되고 있습니다.

 

3. 반도체 테스트(공정 측면): Wafer Test / Package Test / Module Test

<그림3> 반도체 테스트의 종류 @양산단계

반도체 테스트는 공정 Step 관점에서는 Wafer Test, Package Test, Module Test로 구분할 수 있으며, 기능별로 구분할 경우 DC(Direct Current)/AC(Alternating Current)/Function/실장/신뢰성 테스트 등으로 나눌 수 있습니다.

Wafer Test에는 Fab 공정에서 만들어진 집적된 반도체 회로의 동작 여부를 검증하는 기초적인 테스트 항목들이 많이 포함돼 있습니다. 매우 가느다란 바늘을 칩의 패드에 밀착(Probing)해 전기적인 신호를 인가한 후, 회로를 거쳐 나온 결과인 전기적 특성을 비교측정해 최종적으로 판정(Die Sorting)하지요. 여기서 나온 불량 Tr(Transistor)은 우회하거나 양품 Tr로 대체하는데, 이는 레이저빔(Laser Beam)을 이용해 수선(Repair)하여 양품 칩으로 만들어 내는 방식입니다.

Package Test에는 신뢰성 테스트도 포함돼 있지만, 제품을 출하하기 전 최종적으로 전기적인 특성을 검사한다고 하여 파이널 테스트(Final Test)라고 부릅니다. Package Test는 가장 중요한 테스트 공정으로써 모든 테스트 항목이 집중돼 있는데요, 먼저 DC/AC 테스트와 Function 테스트에서 양품(Go)/불량품(No-Go)을 판정한 뒤, 양품들 중 속도별로 그룹을 가르는 Speed Sorting(ex. DRAM)을 진행해 고객이 요구하는 속도를 만족하는 제품을 확보합니다.

마지막으로 Module TestPCB 8~16개의 칩을 탑재한 후 진행한다고 하여 보드 테스트(Board Test)라고도 합니다. Module Test에서는 DC/Function 테스트 후 실장 테스트를 진행, 되도록 고객이 실제 제품을 사용하는 환경에서 칩을 선별할 수 있도록 합니다. 이 과정에서 불량 칩이 발견되면 양품 칩으로 교환해 새롭게 모듈을 구성할 수 있지요.

 

4. 반도체 테스트(기능 측면): DC Test / AC Test / Function Test

4-1. DC Test

<그림4> DC Test 결과에 대한 판정 및 후속 조치

DC Test(혹은 DC Parametric Test)에서는 개별 Tr의 전기적 특성을 측정하는 EPM(Electrical Parameter Measurement)을 진행해 칩 내 개별 Tr들이 제대로 동작하는지 확인합니다. 구체적으로는 구조물들이 Open 혹은 Short 되었는지, 단자 간 누설전류들이 발생하는지, 여러 가지 종류의 입력/출력 전압들이 Spec 한계 내 있는지 등을 기본적으로 점검하지요.

예를 들어, 와이어(Wire)나 볼(Ball)이 들뜨거나 유실되었는지, 회로의 선이 서로 붙었는지 등 형태적인 불량 여부는 물론이고, 확산과 이온 주입 시의 농도 및 사용 가스의 종류 등 Fab Package 공정상의 치명적인 오류까지 전기적으로 검사하고 밝혀낼 수 있어야 합니다. 물론 100% 확인해 내기는 힘들겠지만요.

<그림5> DC Test (TEG) 위치 @개발단계vs양산단계

, DC TestTr을 형성하기 위해 수행된 공정상의 매개변수(Process Parameter)가 제대로 진행되었는지를 검토한 결과(Performance)라고 볼 수 있습니다. 따라서 DC 테스트 결과들은 Limit (한계치)이 있어 최대치 혹은 최소치가 규정되어 있지요. ()공정을 진행한 각 과정이 Spec-in으로 들어왔는지 여부를 측정한 결과와 미리 설정한 기준 모델을 비교해 차이가 있는지 확인하는 절차라고 볼 수 있습니다.

양산 단계에서 칩이 Spec-Out인 경우, 해당 칩은 Fail로 처리해 다이 본딩(Die Bonding) 시 배제합니다. 그러나 개발 단계일 때는 해당 사항을 피드백(Feedback)해 공정/제품/Technology에 대한 개선 조치를 취합니다(개발 단계에서는 Good Chip이든 Bad Chip이든 상관없이 사용된 Trial Wafer 자체를 Scrap시킴). 또한, 웨이퍼 측정 시 양산 단계일 때는 수율 때문에 TEG(Test Elements Group) 다이 대신 Scribe Line TEG 영역을 만들어 테스트용 패턴(Pattern)으로 Tr/Diode/Capacitance/저항 등을 깔고 해당 부위를 측정합니다.

4-2. Function Test / AC Test

<그림6> 반도체 Electrical Test: DC, AC, Function Test

Function Test에서는 칩의 패드에 여러 종류의 테스트용 패턴(혹은 Vector Data)을 인가해 제공된 Truth Table과 일치되는 결과를 도출하는지를 점검합니다. 이는 단일 소자가 아닌 여러 소자(Column/Row 혹은 Block)를 한꺼번에 점검함으로써 간섭 현상이나 누설전류 등으로 인해 주변 Tr에 어떠한 영향을 끼치는지 등을 확인합니다. 이러한 Function Test에서는 각 제품마다 조건에 맞는 테스트용 패턴을 사용하는데요, 이때 패턴은 ‘0’‘1’을 이용해 다양하게 만들어 셀(Cell)에 쓰기/읽기를 반복합니다.

AC Test는 시간 변수에 따른 입력이 주어졌을 때 Signal Set-up Time, Hold Time Time 관련 사항을 주로 점검하고 제품의 동작 시간을 측정합니다. 이를 통해 DRAM 단품 같은 경우, 속도별로 담아 놓는 통(Bin)을 마련해 분리해내는 Bin-Sorting을 하지요.

 

5. 전기적 파라미터와 공정 변수의 연동

전기적 파라미터(Parameter) 중 가장 중요한 변수는 드레인 전류입니다(그 다음이 문턱전압, 스위칭 타임 순으로 볼 수 있습니다). 예를 들어 드레인 전류와 공정 변수의 연관 관계를 살펴보면, Technology가 고도화(ex. 12nm7nm)된다는 것은 선폭이 미세화(이는 곧 게이트의 길이/폭과 채널의 길이/폭이 축소되는 형태적 변형의 의미)되고, 그에 따라 소스 단자에서 드레인 단자 사이를 지나가는 전자들의 통로인 채널 단면적을 좁게 형성(길이에 비해 단면적 영향이 더 큼)시켜야 한다는 것을 의미합니다. 이렇게 공정변수가 축소되면 드레인 전류(Id)가 줄어들게 되므로 선폭에 맞춰 드레인 전류의 스펙 한계값(Spec Limit)을 축소하여 재설정해야 하지요. 이와 같이 공정 변수에 맞추어 전기적 파라미터 값을 조정하거나 반대로 값을 줄일 수 없는 일정한 전류값을 유지해야 할 상황이라면 공정변수인 농도변수를 조정하는데, 소스/드레인 단자 형성 시 이온 주입 공정의 양이온 도즈량을 높여야 합니다. 드레인 전류와 마찬가지로 전압에 따른 커패시턴스(Capacitance)값이나 저항값 역시 DC/AC 측정값을 피드백 받아 공정변수를 재조정하거나 스펙의 한계값을 다시 설정합니다. 이렇듯 전기적 파라미터값은 공정 변수와 긴밀히 주고받는 관계로 연결돼 있습니다.

 

반도체 제품의 테스트는 종류가 매우 다양하며, 관점에 따라서도 여러 가지 방향으로 해석될 수 있습니다. 또한, 공정 효율성을 높이고 원가를 낮추기 위해 패키지 레벨 테스트와 웨이퍼 레벨 테스트 항목을 교환하거나 섞기도 하며 그에 맞춰 공정을 변화시키지요. 이런 복합적인 요인들을 맞추기 위해 제품 설계에서 장비 및 공정 방법까지를 포함한 제품 개발 전략이 끊임없이 업데이트됩니다. 반도체 공정 전체와 Technology 및 고객에게 전반적으로 막대한 영향을 끼치는 과정이지요. 오늘 소개된 테스트의 공정 및 기능 측면 이외에도 육안(Visual) 테스트 및 메카니컬(Mechanical) 테스트 등이 있어 필요에 따라 불러내어 제품을 양품화 하는 데 제반 사항들을 최적화합니다.